[發(fā)明專利]半導(dǎo)體裝置及其操作方法在審
| 申請?zhí)枺?/td> | 201911113487.3 | 申請日: | 2019-11-14 |
| 公開(公告)號: | CN111220887A | 公開(公告)日: | 2020-06-02 |
| 發(fā)明(設(shè)計)人: | 李貞九;金大漢;金智允;李真燁 | 申請(專利權(quán))人: | 三星電子株式會社 |
| 主分類號: | G01R31/26 | 分類號: | G01R31/26 |
| 代理公司: | 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112 | 代理人: | 趙南;張帆 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 裝置 及其 操作方法 | ||
提供一種半導(dǎo)體裝置以及操作方法。半導(dǎo)體裝置包括測試電路,該測試電路包括:測試晶體管,其用于使用應(yīng)力電壓測試時間相關(guān)的介電擊穿(TDDB)特性;輸入開關(guān),其被設(shè)置在被施加了應(yīng)力電壓的電壓施加節(jié)點與將應(yīng)力電壓傳輸?shù)綔y試晶體管的輸入節(jié)點之間;以及保護(hù)開關(guān),其被設(shè)置在輸入節(jié)點和接地節(jié)點之間。
相關(guān)申請的交叉引用
本申請要求于2018年11月23日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2018-0145938的權(quán)益,其公開內(nèi)容通過引用整體并入本文。
技術(shù)領(lǐng)域
本公開的發(fā)明構(gòu)思涉及一種半導(dǎo)體裝置及其操作方法。
背景技術(shù)
時間相關(guān)的介電擊穿(TDDB)可以解釋當(dāng)諸如柵極氧化物層的電介質(zhì)長時間接收相對低的電場時可能發(fā)生的擊穿。為了測試諸如晶體管的半導(dǎo)體元件的TDDB特性,可以通過向柵極氧化物層施加高應(yīng)力電壓直到柵極氧化物層擊穿為止,來測量柵極氧化物層的擊穿時間。然后,可以基于測量的擊穿時間來估計在用戶電壓下操作的半導(dǎo)體裝置的擊穿時間。
如果用于測試TDDB特性的測試晶體管擊穿,則芯片的主電路可能會損壞。因此,可以不在裸片上形成測試晶體管。相反,測試晶體管可以形成在晶片中沒有形成裸片的標(biāo)簽區(qū)域上,然后針對TDDB特性進(jìn)行測試。在該方法中,由于僅在標(biāo)簽區(qū)域中執(zhí)行TDDB特性測試,因此可獲得的數(shù)據(jù)的數(shù)量是有限的。
發(fā)明內(nèi)容
本發(fā)明構(gòu)思的一些示例實施例提供一種以片上的方式在裸片上形成用于測試時間相關(guān)的介電擊穿(TDDB)特性的測試電路、同時減少或防止對鄰近該測試電路的主電路的損壞的方法。
然而,本發(fā)明構(gòu)思的實施例不限于本文中闡述的實施例。通過參考下面給出的本發(fā)明構(gòu)思的詳細(xì)描述,本發(fā)明構(gòu)思的上述和其他實施例對于本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員將變得更加明顯。
根據(jù)本發(fā)明構(gòu)思的一些示例實施例,提供了一種包括測試電路的半導(dǎo)體裝置,該測試電路包括:測試晶體管,其用于使用應(yīng)力電壓測試時間相關(guān)的介電擊穿(TDDB)特性;輸入開關(guān),其位于被施加了應(yīng)力電壓的電壓施加節(jié)點與電連接到測試晶體管的輸入節(jié)點之間;以及保護(hù)開關(guān),其位于輸入節(jié)點和接地節(jié)點之間。
根據(jù)本發(fā)明構(gòu)思的一些示例實施例,提供了一種包括測試電路的半導(dǎo)體裝置,該測試電路包括:測試晶體管,其用于使用應(yīng)力電壓來測試TDDB特性;以及輸入開關(guān),其位于在被施加了應(yīng)力電壓的電壓施加節(jié)點與電連接到測試晶體管的輸入節(jié)點之間;以及主電路,其鄰近測試電路并與測試電路電隔離。
根據(jù)本發(fā)明構(gòu)思的一些示例實施例,提供了一種的半導(dǎo)體裝置,該半導(dǎo)體裝置包括:測試電路,其包括:包括第一輸入開關(guān)和第一保護(hù)開關(guān)的第一測試圖案,以及包括第二輸入開關(guān)和第二保護(hù)開關(guān)的第二測試圖案;以及主電路,其位于裸片上,所述主電路被配置為操作芯片,其中,所述測試電路位于所述裸片上并與所述主電路電隔離,所述第一輸入開關(guān)位于第一電壓施加節(jié)點和第一輸入節(jié)點之間,所述第一電壓施加節(jié)點被施加了第一應(yīng)力電壓,所述第一輸入節(jié)點電連接到第一測試晶體管,所述第一測試晶體管用于測試TDDB特性,所述第一保護(hù)開關(guān)位于所述第一輸入節(jié)點和第一接地節(jié)點之間,所述第二輸入開關(guān)位于第二電壓施加節(jié)點與第二輸入節(jié)點之間,所述第二電壓施加節(jié)點被施加了與所述第一應(yīng)力電壓不同的第二應(yīng)力電壓,所述第二輸入節(jié)點被配置為將所述第二應(yīng)力電壓傳輸至第二測試晶體管,所述第二測試晶體管用于測試TDDB特性,并且所述第二保護(hù)開關(guān)位于所述第二輸入節(jié)點與第二接地節(jié)點之間。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于三星電子株式會社,未經(jīng)三星電子株式會社許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201911113487.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





