[發明專利]整合肖特基功率MOSFET及其制造方法

在審

• 申請號: 201911098280.3
• 申請日: 2019-11-12
• 公開（公告）號: CN112864245A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 劉堅
• 申請（專利權）人: 南通尚陽通集成電路有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/10;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種整合肖特基功率MOSFET，各MOSFET器件單元結構的溝槽中形成有屏蔽導電材料層和柵極導電材料層；肖特基二極管的形成區域整合在對應的兩個溝槽之間；在各MOSFET器件單元結構的形成區域中，溝槽之間的第一外延層表面形成有溝道區和源區；在肖特基二極管的形成區域中，第一外延層的表面未形成溝道區和源區，第一外延層頂部直接通過接觸孔連接到源極且接觸孔和第一外延層相接觸形成肖特基二極管。本發明還公開了一種整合肖特基功率MOSFET的制造方法。本發明能大幅度降低漂移區的導通電阻的同時，縮短器件的反向恢復時間，降低正向導通壓降，同時改善器件的導通和開關損耗，大幅度提高器件的效率。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種整合肖特基功率MOSFET；本發明還涉及一種整合肖特基功率MOSFET的制造方法。

背景技術

現有的普通溝通柵MOSFET，一般上來講，正向導通壓降都比較高，器件開關恢復時間比較長，這樣的話，功耗也比較大，尤其是在器件開關的時候。

對于具有屏蔽柵(shield gate trench，SGT)的溝槽柵器件來講，由于器件本身的設計優勢，主要是通過在溝槽中設置屏蔽柵，屏蔽柵能對溝槽之間的外延層進行橫向耗盡，從而能提高外延層的耐壓，在保持外延層的耐壓不變或提高的條件下能采用更高摻雜濃度的外延層，而溝槽之間的外延層是作為漂移區的主要組成部分，故能降低導通電阻，由于具有屏蔽柵的溝槽柵器件的導通阻抗已經比較低，開關損耗就是一個比較關心的問題了。

發明內容

本發明所要解決的技術問題是提供一種整合肖特基功率MOSFET，能大幅度降低漂移區的導通電阻的同時，縮短器件的反向恢復時間，降低正向導通壓降，同時改善器件的導通和開關損耗，大幅度提高器件的效率。為此，本發明還提供一種整合肖特基功率MOSFET的制造方法。

為解決上述技術問題，本發明提供的整合肖特基功率MOSFET包括多個并聯的MOSFET器件單元結構，各所述MOSFET器件單元結構包括形成于第一導電類型的第一外延層中的溝槽。

在所述溝槽中形成有屏蔽導電材料層和柵極導電材料層，所述屏蔽導電材料層和所述第一外延層之間隔離有屏蔽介質層，所述柵極導電材料層和所述第一外延層之間隔離有柵介質層，所述屏蔽導電材料層和所述柵極導電材料層之間隔離有第三隔離介質層。

肖特基二極管的形成區域整合在對應的兩個所述溝槽之間。

在各所述MOSFET器件單元結構的形成區域中，所述溝槽之間的所述第一外延層表面形成有第二導電類型的溝道區，所述柵極導電材料層的深度大于所述溝道區的結深，被所述柵極導電材料層側面覆蓋的所述溝道區的表面用于形成溝道，所述溝道區在所述功率MOSFET反向偏置時承受電壓；在所述溝道區的表面形成有第一導電類型重摻雜的源區；所述源區通過頂部形成的接觸孔連接到由正面金屬層形成的源極，所述接觸孔穿過層間膜。

在所述肖特基二極管的形成區域中，所述第一外延層的表面未形成所述溝道區和所述源區，所述肖特基二極管的形成區域中的所述第一外延層頂部直接通過接觸孔連接到所述源極，所述接觸孔中填充的金屬和所述第一外延層相接觸形成所述肖特基二極管。

所述溝道區底部的所述第一外延層組成漂移區。

所述屏蔽導電材料層增加對所述漂移區的耗盡；所述肖特基二極管的形成區域中的所述第一外延層被所述屏蔽導電材料層側面覆蓋，能增加器件的耐壓和降低器件的導通電阻，并同時縮短器件的反向恢復時間。

進一步的改進是，所述第一外延層形成于半導體襯底表面，所述半導體襯底為第一導電類型重摻雜，漏區形成于背面減薄后的所述半導體襯底的背面。

進一步的改進是，所述半導體襯底為硅襯底，所述第一外延層為硅外延層；所述屏蔽導電材料層的材料為多晶硅，所述柵極導電材料層為多晶硅，所述屏蔽介質層的材料為氧化層，所述柵介質層的材料為氧化層，第三隔離介質層的材料為氧化層。