[發(fā)明專利]半導(dǎo)體裝置與存儲器單元

在審

• 申請?zhí)枺?/td>: 201911095958.2
• 申請日: 2019-11-11
• 公開（公告）號: CN112670406A
• 公開（公告）日: 2021-04-16
• 發(fā)明（設(shè)計(jì)）人: 鄭懷瑜;郭奕廷;龍翔瀾
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

本發(fā)明公開了一種半導(dǎo)體裝置及存儲器單元，半導(dǎo)體裝置包含第一電極、第二電極、以及設(shè)置于第一電極與第二電極之間的銦摻雜硫基選擇層(In?doped chalcogenide?based selector layer)，其中銦摻雜硫基選擇層的銦含量為約2at.％至約10at.％。一種具有此銦摻雜硫基選擇層的存儲器單元亦在此公開。

技術(shù)領(lǐng)域

本發(fā)明是關(guān)于一種半導(dǎo)體裝置與存儲器單元。

背景技術(shù)

為了滿足高密度交叉點(diǎn)(cross-point)的存儲器需求，相變動態(tài)隨機(jī)存取存儲器(phase change random access memory，PCRAM)以及電阻式隨機(jī)存取存儲器(resistiverandom access memory，RRAM)的尺寸越來越小，小接點(diǎn)尺寸的選擇器(selector)的發(fā)展越顯重要。舉例而言，晶體管(transistor)由于具有較大的接點(diǎn)尺寸因而限制高密度存儲器的實(shí)現(xiàn)。雙端點(diǎn)(two-terminal)存取裝置(access device)會是應(yīng)用于微縮尺寸技術(shù)的選擇器的一個選擇。

交叉點(diǎn)存儲器陣列通常需要大量的選擇器。選擇器的閾值電壓(thresholdvoltage)可以通過調(diào)節(jié)選擇層(selector layer)的厚度調(diào)整。然而，選擇層的厚度若是減少過多，則會導(dǎo)致裝置的漏電流(IOFF)增加，因而造成存儲器陣列的電力浪費(fèi)。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一些實(shí)施方式，一種半導(dǎo)體裝置，包含第一電極、第二電極、以及設(shè)置于第一電極與第二電極之間的銦摻雜硫基選擇層(In-doped chalcogenide-basedselector layer)，其中銦摻雜硫基選擇層的銦含量為約2at.％至約10at.％。

根據(jù)本發(fā)明的另一些實(shí)施方式，一種存儲器單元，包含存取裝置以及設(shè)置于存取裝置上的相變材料。存取裝置包含第一電極、第二電極，以及設(shè)置于第一電極與第二電極之間的銦摻雜硫基選擇層，其中銦摻雜硫基選擇層的銦含量為約2at.％至約10at.％。

銦摻雜硫基選擇層有助于改善材料的穩(wěn)定度、黏著性以及工藝中的變異性。因此，使用銦摻雜硫基選擇層的半導(dǎo)體裝置具有提升產(chǎn)量以及降低周期性衰減的特性。

附圖說明

為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的詳細(xì)說明如下：

圖1其為本發(fā)明的一實(shí)施方式的選擇器的剖面示意圖。

圖2A至圖2E分別為根據(jù)本發(fā)明的一實(shí)施方式中，制造如圖1的選擇器的方法于不同階段的示意圖。

圖3為根據(jù)本發(fā)明的一些實(shí)施方式的裝置的立體疊層視圖。

圖4A為根據(jù)一些實(shí)施方式中的第一群存儲器單元疊層在一平面上的剖面圖。

圖4B為根據(jù)一些實(shí)施方式中的第二群存儲器單元疊層在另一平面上的剖面圖。

【符號說明】

100：選擇器

102、104、106：介電層

110、412：第一電極

120、416：第二電極

130、414：銦摻雜硫基選擇層

130＇：銦摻雜硫基材料層

140、142、320、420：刻蝕終止層

200：裝置

210：襯底

300、400：存儲器單元

310、410：存取裝置

350、450：存儲器