[發明專利]字線制作方法

有效

• 申請號: 201911095517.2
• 申請日: 2019-11-11
• 公開（公告）號: CN110828466B
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 姚邵康;巨曉華;黃冠群
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11536;H01L27/1156;H01L27/1157;H01L27/11573;H01L27/11575
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供一種字線制作方法，包括以下步驟：提供半導體基底，其表面具有多個字線區并形成有字線材料層；在字線區和字線區之間形成間隔均勻的第一核心結構；在第一核心結構兩側形成側墻并去除第一核心結構；在側墻上形成第二掩模層，露出字線區；以側墻和第二掩模層為阻擋，刻蝕字線材料層，形成字線和選擇柵材料層；形成第三掩模層，露出選擇柵材料層的中間區域，刻蝕選擇柵材料層并形成選擇柵。本發明提供的字線形成方法中，在字線區和字線區之間均形成間隔均勻的第一核心結構，可以在光刻和刻蝕過程中避免出現因為光學臨近效應而導致形成的圖案出現尺寸和形貌不一致的情況，并最終使字線區形成的多條字線的尺寸和形貌一致，保證了器件性能的均一性。

技術領域

本發明涉及半導體制造領域，尤其是涉及一種字線制作方法。

背景技術

非易失性存儲器在系統關閉或無電源供應時仍能保持數據信息。NAND閃存作為一種非易失性存儲器，由于具有大容量、擦寫速度快、低成本等優點，適用于計算機中的數據存儲，廣泛應用于消費、汽車以及工業電子等領域。

NAND閃存陣列通常包括多個塊，每個塊包含位于塊中部的若干根字線以及位于兩端且臨近于字線的選擇管。隨著技術的發展，字線的尺寸不斷縮小，以滿足存儲容量日益增長的需求。圖1為一種字線結構的剖面結構示意圖。如圖1所示，在半導體基底100上，當字線170尺寸存微縮至40nm以下時，通常采用雙重曝光技術即分別采用兩塊掩模版依次制作每個塊的字線170和每個塊兩端的選擇柵180。

然而，在利用字線掩模板制作如圖1所示的字線170時，由于字線170在每個塊中部區域的密度明顯大于臨近選擇管的邊緣區域的密度，每個塊中的復數條字線170受光學臨近效應(Optical Proximity Effect,OPE)的影響，導致字線掩模的邊緣區域和中間區域的形貌和尺寸不一致，使得最終形成的同一塊中位于中部區域的字線170和位于邊緣區域的字線170(在形成塊兩端的選擇管后靠近選擇管)的尺寸和形貌不一致，這會影響到NAND閃存存儲特性的均一性。

發明內容

為了獲得均勻的字線，降低或防止因字線形貌和尺寸不一致而造成的對閃存存儲性能均一性的影響，本發明提供了一種字線制作方法。

本發明提供的字線制作方法包括：

提供半導體基底，所述半導體基底表面具有沿預定方向排列的多個字線區，所述半導體基底表面形成有字線材料層；

在所述字線材料層上形成多個第一核心結構，所述多個第一核心結構沿所述預定方向均勻排列在各個所述字線區內部和所述字線區之間；

在各個所述第一核心結構兩側形成側墻，并去除所述第一核心結構而保留所述側墻；

在所述側墻上形成第二掩模層，所述第二掩模層露出所述字線區且填充位于所述字線區之間的所述側墻的間隙；

以所述側墻和所述第二掩模層為保護層，刻蝕所述字線材料層，在所述字線區形成多條沿所述預定方向排列的字線，并在所述字線區之間形成選擇柵材料層；

在所述字線和所述選擇柵材料層上形成第三掩模層，所述第三掩模層露出所述選擇柵材料層的部分中間區域；以及

以所述第三掩模層為保護層，刻蝕所述選擇柵材料層，從而在所述字線區之間形成選擇柵。

可選的，所述多個第一核心結構的形成方法包括：

在所述字線材料層上形成核心層；

在所述核心層上形成第一掩模層，所述第一掩模層包括在所述字線區內和所述字線區之間沿所述預定方向均勻間隔排列的多個掩模結構；

利用所述多個掩模結構為保護層，刻蝕所述核心層，從而在所述字線區內和所述字線區之間形成沿所述預定方向均勻間隔排列的初始核心結構；以及