[發明專利]高速串行計算機擴展總線電路拓撲

有效

• 申請號: 201911089531.1
• 申請日: 2019-11-08
• 公開（公告）號: CN110851377B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: 楊蕾;朱帥鋒
• 申請（專利權）人: 英業達科技有限公司;英業達股份有限公司
• 主分類號: G06F13/10
• 分類號: G06F13/10;G06F13/42;G06F30/392
• 代理公司: 北京國昊天誠知識產權代理有限公司 11315
• 代理人: 李有財

1.一種高速串行計算機擴展總線電路拓撲，其特征在于，包括：

第一接口；第二接口；第三接口；第四接口；

第一訊號路徑，連接于所述第一接口與所述第二接口之間；

第二訊號路徑，連接于所述第一接口與所述第三接口之間；

第三訊號路徑，連接于所述第三接口與所述第四接口之間；

第一選擇電路，具有第一無源元件與第二無源元件，其中所述第一無源元件設置于所述第一訊號路徑上，所述第二無源設置于所述第二訊號路徑上；

第二選擇電路，具有第三無源元件與第四無源元件，其中所述第三無源元件設置于所述第二訊號路徑上，所述第四無源元件設置于所述第三訊號路徑上；

其中，所述第一無源元件具有第一端以及第二端，所述第一無源元件的所述第一端與所述第一接口連接，所述第一無源元件的所述第二端與所述第二接口連接，所述第二無源元件具有第一端以及第二端，所述第二無源元件的所述第一端與所述第三無源元件連接，所述第二無源元件的所述第二端與所述第一無源元件的所述第一端連接，所述第三無源元件具有第一端以及第二端，所述第三無源元件的所述第一端與所述第三接口連接，所述第三無源元件的所述第二端與所述第二無源元件的所述第一端連接，所述第四無源元件具有第一端以及第二端，所述第四無源元件的所述第一端與所述第四接口連接，所述第四無源元件的所述第二端與所述第三無源元件的所述第一端連接，當所述第一無源元件的所述第一端與所述第二無源元件的所述第二端導通時，所述第二訊號路徑導通，當所述第三無源元件的所述第一端與所述第四無源元件的所述第二端導通時，所述第三訊號路徑導通；

其中，所述第一無源元件為電阻，所述第二無源元件為電阻，所述第三無源元件為電容，所述第四無源元件為電容。

2.如權利要求1所述的高速串行計算機擴展總線電路拓撲，其特征在于，所述第一訊號路徑與所述第一無源元件是位于電路板的同一層。

3.如權利要求1所述的高速串行計算機擴展總線電路拓撲，其特征在于，所述第二訊號路徑、所述第二無源元件與第三無源元件是位于電路板的同一層。

4.如權利要求1所述的高速串行計算機擴展總線電路拓撲，其特征在于，所述第三訊號路徑所述與第四無源元件是位于電路板的同一層。

5.如權利要求1所述的高速串行計算機擴展總線電路拓撲，其特征在于，所述第二無源元件的所述第二端與所述第一無源元件的所述第一端的通孔是重疊設置。

6.如權利要求1所述的高速串行計算機擴展總線電路拓撲，其特征在于，所述第四無源元件的所述第二端與所述第三無源元件的所述第一端的通孔是重疊設置。