[發明專利]延遲控制電路及具有該延遲控制電路的存儲器裝置

在審

• 申請號: 201911087115.8
• 申請日: 2019-11-08
• 公開（公告）號: CN111798893A
• 公開（公告）日: 2020-10-20
• 發明（設計）人: 金東鉉;孫琯琇;黃珍夏
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/22
• 分類號: G11C7/22
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種延遲控制電路，該延遲控制電路包括：

延遲信號發生器，該延遲信號發生器被配置為通過響應于延遲控制信號而延遲輸入信號來生成輸出信號；

延遲信息生成器，該延遲信息生成器被配置為生成指示所述輸入信號與所述輸出信號之間的輸出延遲的延遲信息；以及

延遲控制信號發生器，該延遲控制信號發生器被配置為基于指示所述輸入信號和所述輸出信號之間的目標延遲的目標延遲信息與基于所述延遲信息之間的比較結果：

生成用于控制所述輸出延遲的所述延遲控制信號；以及

響應于所述延遲控制信號而將所述輸出延遲固定為所述目標延遲。

2.根據權利要求1所述的延遲控制電路，其中，所述延遲控制信號發生器還被配置為將所述輸入信號和所述輸出信號之間的初始延遲設置為所述目標延遲，其中，所述初始延遲是初始輸入到所述延遲信號發生器的所述輸入信號與從所述延遲信號發生器初始輸出的所述輸出信號之間的輸出延遲。

3.根據權利要求1所述的延遲控制電路，其中，所述延遲控制信號發生器還被配置為將預設延遲設置為所述目標延遲。

4.根據權利要求1所述的延遲控制電路，其中，所述延遲信號發生器包括：

數字延遲控制電路，該數字延遲控制電路被配置為通過響應于所述延遲控制信號而延遲所述輸入信號來生成延遲信號，其中，所述延遲控制信號包括數字碼；以及

時鐘分配電路，該時鐘分配電路被配置為通過分配所述延遲信號來輸出所述輸出信號。

5.根據權利要求1所述的延遲控制電路，其中，所述延遲信息生成器包括：

延遲檢測器，該延遲檢測器被配置為檢測所述輸出延遲并基于所述輸出延遲生成延遲檢測信號，其中，所述輸出延遲為模擬信號；以及

信號轉換器，該信號轉換器被配置為將所述延遲檢測信號轉換為數字信號并輸出所述數字信號作為所述延遲信息。

6.根據權利要求5所述的延遲控制電路，其中，所述延遲檢測器還被配置為生成與所述輸出延遲成比例的電壓作為所述延遲檢測信號。

7.根據權利要求5所述的延遲控制電路，其中，

所述延遲檢測器還被配置為生成與所述輸出延遲成比例的脈沖，作為所述延遲檢測信號，并且

所述信號轉換器還被配置為對通過對所述脈沖進行采樣而獲得的數據進行編碼，并輸出經編碼的數據作為所述延遲信息。

8.根據權利要求1所述的延遲控制電路，其中，所述延遲控制信號發生器包括：

第一寄存器，該第一寄存器被配置為存儲所述目標延遲信息；

第二寄存器，該第二寄存器被配置為存儲所述延遲信息；

比較器，該比較器被配置為生成所述目標延遲信息和所述延遲信息之間的比較結果；以及

延遲碼生成器，該延遲碼生成器被配置為使用所述比較結果和先前的延遲碼來生成延遲碼，并輸出該延遲碼作為所述延遲控制信號。

9.根據權利要求8所述的延遲控制電路，其中，

所述第一寄存器被配置為響應于第一使能信號而存儲所述目標延遲信息，并且

所述第二寄存器被配置為響應于通過使所述第一使能信號反相而生成的第二使能信號而存儲所述延遲信息。

10.根據權利要求8所述的延遲控制電路，其中，所述比較器還被配置為生成所述目標延遲信息和所述延遲信息之間的差的幅值信息和符號信息。

11.根據權利要求10所述的延遲控制電路，其中，所述延遲碼生成器包括：

第三寄存器，該第三寄存器被配置為存儲所述先前的延遲碼；

第四寄存器，該第四寄存器被配置為存儲所述延遲碼；以及

計算器，該計算器被配置為使用所述幅值信息和所述符號信息，基于所述先前的延遲碼來生成所述延遲碼。