[發(fā)明專利]測試鍵結構

在審

• 申請?zhí)枺?/td>: 201911086116.0
• 申請日: 2019-11-08
• 公開（公告）號: CN112768435A
• 公開（公告）日: 2021-05-07
• 發(fā)明（設計）人: 王喆
• 申請（專利權）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01B7/02;H01L23/525
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發(fā)明公開一種測試鍵結構，其包含導體材料層定義至少一測試區(qū)域，測試區(qū)域包含中央部、第一子部、第二子部、第一窄頸部及第二窄頸部，第一子部對應于中央部的兩相對第一端設置，且以沿著第一方向延伸的第一窄頸部連接第一子部及第一端，第二子部對應于中央部的兩相對第二端設置，且以沿著第二方向延伸的第二窄頸部連接第二子部及第二端；第一上導體層設置于中央部上方，且以第一通孔觸點電連接至中央部；第二上導體層設置于第一子部及第二子部上方，且以第二通孔觸點電連接至第一子部與第二子部。此測試鍵結構可應用于檢測電熔絲圖案的制作工藝寬容度。

技術領域

本發(fā)明涉及一種測試鍵結構，尤其是涉及一種應用于檢測電熔絲圖案的制作工藝寬容度的測試鍵結構。

背景技術

隨著半導體制作工藝的微小化以及復雜度的提高，半導體元件也變得更容易受各式缺陷或雜質所影響，而單一金屬連線、二極管或晶體管等的失效往往即構成整個芯片的缺陷。因此為了解決這個問題，現行技術便會在集成電路中形成一些可熔斷的連接線(fusible links)，也就是電熔絲(efuse)，以確保集成電路的可利用性。一般而言，電熔絲連接集成電路中的冗余電路(redundancy circuit)，一旦檢測發(fā)現電路具有缺陷時，這些連接線就可用于修復或取代有缺陷的電路。

以目前應用來說，如何選擇電熔絲的粗細寬度，以考慮芯片使用時是否具有適當的電阻值，并且在熔斷(blow)時是否能有效阻斷電路，對于產品的效能與應用有著絕對的關系。

發(fā)明內容

本發(fā)明提供一種測試鍵結構，可應用于檢測電熔絲圖案的制作工藝寬容度，以降低電熔絲熔斷問題的故障分析周期。

本發(fā)明所提供的測試鍵結構，應用于檢測電熔絲圖案的制作工藝寬容度，測試鍵結構包含導體材料層、第一上導體層、多個第一通孔觸點、第二上導體層及多個第二通孔觸點。導體材料層定義至少一測試區(qū)域，每一測試區(qū)域包含中央部、兩第一子部、兩第二子部、兩第一窄頸部及兩第二窄頸部，其中，中央部具有相對的兩第一端及相對的兩第二端，兩第一子部分別對應于兩第一端設置，兩第二子部分別對應于兩第二端設置，兩第一窄頸部分別連接兩第一子部至兩第一端，使中央部介于兩第一子部之間，且兩第一窄頸部沿一第一方向延伸，兩第二窄頸部分別連接兩第二子部至兩第二端，使中央部介于兩第二子部之間，且兩第二窄頸部沿一第二方向延伸；第一上導體層設置于中央部上方，且第一上導體層及中央部之間以第一通孔觸點電連接；第二上導體層設置于兩第一子部及兩第二子部上方，且第二上導體層以第二通孔觸點電連接至兩第一子部與兩第二子部。

在本發(fā)明的一實施例中，上述的導體材料層的材質包含金屬、金屬硅化物、多晶硅或是其組合。

在本發(fā)明的一實施例中，上述的第一上導體層及第二上導體層其中之一連接至一電壓源。

在本發(fā)明的一實施例中，經由上述的電壓源施加一預檢電壓，并對兩第一窄頸部及兩第二窄頸部的電阻值進行預檢測。

在本發(fā)明的一實施例中，經由上述的電壓源施加一編程電壓，并對兩第一窄頸部及兩第二窄頸部的電阻值檢測，以判斷兩第一窄頸部至少其中之一或兩第二窄頸部至少其中之一是否已被燒斷。

在本發(fā)明的一實施例中，上述的第一窄頸部及第二窄頸部的寬度相同，且第一窄頸部及第二窄頸部的寬度對應于電熔絲圖案的寬度。

在本發(fā)明的一實施例中，上述的第一窄頸部及第二窄頸部的寬度小于中央部、第一子部及第二子部的寬度。

在本發(fā)明的一實施例中，上述的第一方向垂直于第二方向。

在本發(fā)明的一實施例中，上述的中央部、兩第一子部、兩第二子部、兩第一窄頸部及兩第二窄頸部之間構成十字狀排列，且中央部位于十字狀排列的交錯中央。

在本發(fā)明的一實施例中，上述的導體材料層定義多個測試區(qū)域，該些測試區(qū)域排列成具有多行與多列的陣列形式，該些行沿著第一方向，該些列沿著第二方向。