[發(fā)明專利]一種嵌入式封裝模塊化制備方法

在審

• 申請?zhí)枺?/td>: 201911085676.4
• 申請日: 2019-11-07
• 公開（公告）號: CN112786455A
• 公開（公告）日: 2021-05-11
• 發(fā)明（設(shè)計）人: 劉旭;葉懷宇;張衛(wèi)紅;張國旗
• 申請（專利權(quán)）人: 深圳第三代半導(dǎo)體研究院
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/367;H01L25/16
• 代理公司: 北京中知法苑知識產(chǎn)權(quán)代理有限公司 11226
• 代理人: 閻冬

一種嵌入式封裝模塊化制備方法，包括：將芯片和元器件壓入第一材料中，制備第一預(yù)制件；在每個第一材料區(qū)設(shè)置至少兩個第一通孔，在設(shè)置第一通孔的第一預(yù)制件上設(shè)置導(dǎo)電連接，形成第一基板；將至少一個多層板材壓入第二材料中，制備第二預(yù)制件；多層板材包括從上至下設(shè)置的第一金屬層、絕緣層、第二金屬層；在第二預(yù)制件上設(shè)置導(dǎo)電連接，形成第二基板；由上至下放置第二基板，第一基板，第二基板，壓合獲得嵌入式封裝器件。本發(fā)明解決了傳統(tǒng)嵌入式封裝因鍍銅工藝厚度有限，導(dǎo)電線路過長，導(dǎo)致鍍銅層的散熱、導(dǎo)電能力有限，寄生電感過大的技術(shù)問題，提升熱導(dǎo)率、介電性能等、可靠性、電導(dǎo)率等關(guān)鍵性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體芯片封裝技術(shù)領(lǐng)域，更具體地，涉及一種嵌入式封裝方法

背景技術(shù)

電力電子技術(shù)是一種將輸入的直流或交流電能轉(zhuǎn)化為所需電能形式并輸出的技術(shù)，它是通過控制多組功率半導(dǎo)體芯片的開關(guān)來實現(xiàn)的。近年來，電力電子技術(shù)在電動汽車、高鐵、移動通信等熱門應(yīng)用的市場帶動下高速發(fā)展，使得功率半導(dǎo)體芯片性能不斷提升，這主要體現(xiàn)在：功率密度不斷提升、開關(guān)頻率逐漸提高、芯片體積大大縮減。然而單獨的功率芯片無法實現(xiàn)任何功能，需要一定的基板材料對芯片進行支撐和散熱，并使用引線將功率芯片的各極與電源和用電端互聯(lián)，還要有一定的粘連材料將各部件固定，這就是半導(dǎo)體封裝技術(shù)。封裝作為連接材料、芯片、器件和應(yīng)用的橋梁，直接為芯片提供穩(wěn)定的電磁、機械及散熱環(huán)境，使芯片穩(wěn)定正常地工作，并且可通過封裝集成實現(xiàn)并拓展芯片的功能范圍。

目前常見的半導(dǎo)體封裝形式包括兩大類：表面貼裝式、嵌入式。相較于表面貼裝這類傳統(tǒng)封裝技術(shù)，嵌入式封裝具有降低封裝厚度、提升電氣性能、提高散熱性能、可實現(xiàn)無引線互聯(lián)、3D堆疊封裝、電磁保護等優(yōu)勢。常規(guī)的嵌入式封裝就是將芯片埋入基板，使用激光鉆孔等方式使得芯片表面端極裸露出來，使用鍍銅填空，并最終在表面再布線(RDL)從而引出芯片端極(如IGBT的C、E、G極)。然而，該常規(guī)嵌入式封裝方案有很大局限性，包括：鍍銅工藝厚度有限，導(dǎo)致鍍銅層的散熱、導(dǎo)電能力有限。而若鍍更厚的銅層，將大大增加工藝時間，該成本工業(yè)界無法承受。同事，銅層表面是一層很薄的阻焊層，介電性能差，高電壓時易擊穿封裝，導(dǎo)致失效。

針對常規(guī)嵌入式封裝方案的問題，有研究機構(gòu)提出“陶瓷嵌入式“，即芯片被上下(A和B)兩片芯板夾住，A和B與芯片接觸的位置埋入了陶瓷材料，而陶瓷材料高熱導(dǎo)率(20～180W/Km)，高介電(1.5kV/mm)性能可以解決上述問題。但隨之也帶了其他不容忽視的衍生問題：所述陶瓷嵌入式封裝，需要在陶瓷正反表面鍍銅，實現(xiàn)導(dǎo)電線路，但鍍銅材料與陶瓷的結(jié)合力很差，高低溫循環(huán)工作時易出現(xiàn)分層失效。而鍍銅層厚度小的問題，依然沒有得到解決。另外，目前大多數(shù)嵌入式封裝，只嵌入了芯片，其他電容電阻和控制單元還是表面貼裝，這使得元件之間的線路太長，導(dǎo)致寄生電感過大。

發(fā)明內(nèi)容

為解決傳統(tǒng)嵌入式封裝因鍍銅工藝厚度有限，導(dǎo)電線路過長，導(dǎo)致鍍銅層的散熱、導(dǎo)電能力有限，寄生電感過大的技術(shù)問題，本發(fā)明提出一種嵌入式封裝模塊化制備方法，包括：

S1：將芯片和元器件壓入第一材料中，制備第一預(yù)制件，所述第一預(yù)制件包括間隔連接的至少兩個第一材料區(qū)及至少一個芯片及至少一個芯片及至少一個元器件；

S2：在每個第一材料區(qū)設(shè)置至少兩個第一通孔，在所述設(shè)置第一通孔的第一預(yù)制件上設(shè)置導(dǎo)電連接，形成第一基板；

S3：將至少一個多層板材壓入第二材料中，制備第二預(yù)制件；所述多層板材包括從上至下設(shè)置的第一金屬層、絕緣層、第二金屬層；

S4：在第二預(yù)制件上設(shè)置導(dǎo)電連接，形成第二基板；

S5：由上至下放置第二基板，第一基板，第二基板，壓合獲得嵌入式封裝器件。

優(yōu)選的，所述第一金屬層及第二金屬層材料為銅，所述絕緣層材料為陶瓷；所述第一材料及第二材料為半固化片或FR4材料或BT材料或EMC材料。

優(yōu)選的，所述芯片和元器件壓入第一材料中的方法為：