[發明專利]一種能夠實現低壓下高讀寫穩定性的SRAM存儲單元電路

有效

• 申請號: 201911082163.8
• 申請日: 2019-11-07
• 公開（公告）號: CN110808076B
• 公開（公告）日: 2023-03-14
• 發明（設計）人: 賀雅娟;呂嘉洵;黃茂航;吳曉清;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G11C11/419
• 分類號: G11C11/419;G11C11/412
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

一種能夠實現低壓下高讀寫穩定性的SRAM存儲單元電路，為9管結構，第六NMOS管的柵極連接第五NMOS管的柵極和第一寫字線，其漏極連接寫位線，其源極連接第五NMOS管的漏極；第二NMOS管的柵極連接第三寫字線，其漏極連接第五NMOS管的源極、第一PMOS管的漏極以及第三PMOS管、第三NMOS管和第四NMOS管的柵極，其源極連接第一NMOS管的漏極；第二PMOS管的柵極連接第二寫字線，其漏極連接第一PMOS管的源極，其源極連接第三PMOS管的源極和電源電壓；第三NMOS管的漏極連接第三PMOS管的漏極、第一NMOS管和第一PMOS管的柵極，其源極連接第一NMOS管的源極和地；第四NMOS管的漏極連接讀位線，源極連接讀字線。本發明能提升SRAM存儲單元的寫能力并降低系統靜態功耗，同時不影響讀穩定性，尤其適用于低壓應用。

技術領域

本發明屬于集成電路技術領域，涉及一種9管SRAM存儲單元電路，適用于單端讀寫陣列結構，在低壓下能夠提升讀寫穩定性且具有較低的靜態功耗。

背景技術

近年來，以無線傳感網絡和醫療電子設備為代表的應用領域對片上系統的功耗和性能要求越來越高，嵌入式靜態隨機存儲器SRAM是片上系統的關鍵組成模塊之一。降低電源電壓是保證SRAM低功耗的有效手段，但電源電壓的降低會帶來有關讀寫穩定性的問題，因此，在一些對于操作頻率要求不高的應用中，可以使用單端讀寫結構從而大幅的降低系統功耗。然而，在低電源電壓下，單端結構的寫能力大幅降低，尤其是寫1操作的能力。并且，讀干擾問題也嚴重影響了低壓SRAM的穩定性。另一方面，工藝的進步在提升性能的同時也使得靜態功耗在系統功耗中所占的比重越來越大，成為SRAM功耗的主要部分。因此，設計一種在低壓下提升讀寫穩定性且具有較低靜態功耗的SRAM存儲單元很有必要。

目前在集成電路設計中，常用的SRAM單元為傳統6T結構，如圖1所示為傳統的6TSRAM存儲單元電路結構示意圖，6T單元結構在低壓下，讀操作會給內部節點帶來讀干擾的影響，嚴重情況下會造成數據翻轉從而導致存儲數據出錯。同時，在低壓下數據的寫入操作也將變得困難。通過器件尺寸的調節可以滿足一定的設計需要，但是由于會導致系統面積過大，單純地靠調節器件尺寸來實現設計目標已經變得不再現實，而且尺寸的變化對讀寫穩定性的提升是矛盾的。

發明內容

針對單端SRAM單元在低壓下的寫能力降低和讀干擾問題，本發明提出一種單端9管SRAM存儲單元電路，在低壓下能夠提升讀寫穩定性且具有較低靜態功耗，通過結構上的設計來提升單元的寫能力并降低系統靜態功耗，同時不影響讀穩定性，在40nm工藝下或者相近工藝下可以達到工藝最小尺寸。

本發明的技術方案為：

一種能夠實現低壓下高讀寫穩定性的SRAM存儲單元電路，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；

第六NMOS管的柵極連接第五NMOS管的柵極并連接第一寫字線，其漏極連接寫位線，其源極連接第五NMOS管的漏極；

第二NMOS管的柵極連接第三寫字線，其漏極連接第五NMOS管的源極、第一PMOS管的漏極以及第三PMOS管、第三NMOS管和第四NMOS管的柵極，其源極連接第一NMOS管的漏極；

第二PMOS管的柵極連接第二寫字線，其漏極連接第一PMOS管的源極，其源極連接第三PMOS管的源極并連接電源電壓；

第三NMOS管的漏極連接第三PMOS管的漏極以及第一NMOS管和第一PMOS管的柵極，其源極連接第一NMOS管的源極并接地；

第四NMOS管的漏極連接讀位線，其源極連接讀字線。

具體的，第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管的體端均接地，第一PMOS管、第二PMOS管和第三PMOS管的體端均連接電源電壓。