[發明專利]多通道延時控制電路

在審

• 申請號: 201911058274.5
• 申請日: 2019-11-04
• 公開（公告）號: CN112764363A
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 張嵐;李斌
• 申請（專利權）人: 成都納能微電子有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種多通道延時控制電路，其特征在于：所述多通道延時控制電路包括低速時鐘信號端、高速時鐘信號端、與所述高速時鐘信號端相連用于使高速時鐘信號反相的反相器、與所述高速時鐘信號端和所述低速時鐘信號端相連的采樣器、與所述低速時鐘信號端和所述反相器相連的第一觸發器、與所述第一觸發器相連的第二觸發器、與所述高速時鐘信號端和所述低速時鐘信號端相連的第三觸發器、與所述第三觸發器相連的第四觸發器、與所述采樣器、所述第二觸發器和所述第四觸發器相連的選擇器及與所述選擇器相連的輸出端，所述第一觸發器與所述第二觸發器形成第一采樣通路，所述第一觸發器通過所述高速時鐘信號端的反相時鐘對所述低速時鐘信號端的低速時鐘進行采樣，所述第二觸發器通過所述高速時鐘信號端的高速時鐘對所述第一觸發器的輸出信號進行采樣；所述第三觸發器與所述第四觸發器形成第二采樣通路，所述第三觸發器通過所述高速時鐘信號端的高速時鐘對所述低速時鐘信號端的低速時鐘進行采樣，所述第四觸發器通過所述高速時鐘信號端的高速時鐘對所述第三觸發器的輸出信號進行采樣；當所述采樣器的狀態為所述低速時鐘信號端的低速時鐘采樣到所述高速時鐘信號端的高速時鐘的高電平時，所述選擇器將所述第二采樣通路的采樣結果傳送至所述輸出端；當所述采樣器的狀態為所述低速時鐘信號端的低速時鐘采樣到所述高速時鐘信號端的高速時鐘的低電平時，所述選擇器將所述第一采樣通路的采樣結果傳送至所述輸出端。

2.如權利要求1所述的多通道延時控制電路，其特征在于，所述采樣器的數據輸入端與所述高速時鐘信號端相連，所述采樣器的時鐘輸入端與所述低速時鐘信號端相連，所述采樣器的輸出端與所述選擇器的選擇輸入端相連。

3.如權利要求2所述的多通道延時控制電路，其特征在于，所述反相器的輸入端與所述高速時鐘信號端相連，所述反相器的輸出端與所述第一觸發器的控制端相連。

4.如權利要求3所述的多通道延時控制電路，其特征在于，所述第一觸發器的數據輸入端與所述低速時鐘信號端相連，所述第一觸發器的數據輸出端與所述第二觸發器的數據輸入端相連。

5.如權利要求4所述的多通道延時控制電路，其特征在于，所述第二觸發器的數據輸出端與所述選擇器的第一數據輸入端相連，所述第三觸發器的數據輸入端與所述低速時鐘信號端相連，所述第三觸發器的數據輸出端與所述第四觸發器的數據輸入端相連，所述第四觸發器的數據輸出端與所述選擇器的第二數據輸入端相連。

6.如權利要求5所述的多通道延時控制電路，其特征在于，所述第二觸發器、所述第三觸發器及所述第四觸發器的控制端分別與所述高速時鐘信號端相連，所述選擇器的輸出端與所述多通道延時控制電路的輸出端相連。

7.如權利要求1所述的多通道延時控制電路，其特征在于，所述高速時鐘信號端和所述低速時鐘信號端的時鐘信號由鎖相環產生，并通過時鐘樹傳送到每個通道。

8.如權利要求1所述的多通道延時控制電路，其特征在于，所述采樣器為高精度采樣器，使用所述低速時鐘信號端產生的低速時鐘信號對所述高速時鐘信號端產生的高速時鐘信號進行采樣，當采到所述高速時鐘信號的高電平時，輸出高電平，當采到所述高速時鐘信號的低電平時，輸出低電平。

9.如權利要求1所述的多通道延時控制電路，其特征在于，所述第一觸發器、所述第二觸發器、所述第三觸發器及所述第四觸發器為上升沿觸發的D觸發器。