[發明專利]閃存器件的形成方法

在審

• 申請號: 201911057262.0
• 申請日: 2019-10-30
• 公開（公告）號: CN110767658A
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 田偉思;鄒榮;張金霜;王奇偉;陳昊瑜
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/11568
• 分類號: H01L27/11568
• 代理公司: 31237 上海思微知識產權代理事務所(普通合伙)
• 代理人: 曹廷廷

在本發明提供的閃存器件的形成方法中，在所述柵極結構的側面和頂面以及所述半導體襯底表面依次形成第一介質層、第二介質層和第三介質層，通過先去除所述柵極結構頂面和所述半導體襯底表面的所述第三介質層，將所述第二介質層暴露出來，再通過濕法刻蝕去除暴露出的所述第二介質層。濕法刻蝕的選擇比較高，易于控制，能夠僅去除暴露出的所述第二介質層；由此能夠避免對所述半導體襯底的刻蝕損傷，提高器件的性能。

技術領域

本發明涉及半導體技術領域，特別涉及一種閃存器件的形成方法。

背景技術

NOR閃存(NOR flash)存儲器因其具有功耗低、容量大、成本低等優點，并且與NAND閃存(NAND Flash)存儲器相比可靠性更好，數據量較小時處理速度更快，同時具備芯片內執行能力，已經成為目前應用最為廣泛的非易失性存儲器之一。如今，NOR閃存已經由65nm節點的大規模量產階段逐漸進入到50nm節點的研發與量產階段。更小的技術節點會對NOR閃存的制備帶來更大的工藝挑戰。閃存器件包括側墻，側墻具有以下作用，保護側墻內部的柵極結構，以及防止大劑量的源/漏(S/D)注入時由于過于接近而導致的源漏穿通。

在50nm的NOR閃存器件中，為了降低工藝復雜程度，在S/D注入時存儲區和邏輯區器件的側墻厚度應與65nm NOR閃存器件保持一致。由于相鄰柵極間隙的減小，為了使后續在此間隙中的層間介質(ILD)填充完整，并且要保證接觸的工藝窗口，側墻的工藝流程需要進行調整。

在現有技術中，50nm NOR閃存器件中，為了保證S/D注入后ILD的順利填充以及接觸的工藝窗口，將側墻結構中所含有的氧化層厚度減小。然而，這種工藝方案存在以下問題：由于側墻氧化層厚度均較小，在側墻形成后，后續的刻蝕工藝中，很難在停止層停止刻蝕，難以保證需要保留的側墻厚度，同時很容易刻蝕到硅襯底上，造成半導體襯底的刻蝕損傷。因此，側墻的刻蝕工藝難以達到預期的效果。此外，這一步的干法刻蝕會造成晶圓中心和晶圓邊緣剩余氧化硅厚度的差異，影響隨后的S/D注入，從而影響器件的性能。

發明內容

本發明的目的在于提供一種閃存器件的形成方法，以解決現有技術中的閃存器件的形成過程中對半導體襯底造成的刻蝕損傷問題。

為解決上述技術問題，本發明提供一種閃存器件的形成方法，所述方法包括：

提供半導體襯底，所述半導體襯底上形成有柵極結構；

依次形成第一介質層、第二介質層和第三介質層，所述第二介質層與所述第一介質層和所述第三介質層的材料不同，所述第一介質層覆蓋所述柵極結構的側面和頂面以及所述半導體襯底表面；

去除所述柵極結構頂面和所述半導體襯底表面的所述第三介質層，暴露出所述第二介質層的部分；

通過濕法刻蝕去除暴露出的所述第二介質層。

可選的，在所述的閃存器件的形成方法中，所述濕法刻蝕所采用的溶液為磷酸。

可選的，在所述的閃存器件的形成方法中，所述第三介質層的厚度大于所述第一介質層的厚度。

可選的，在所述的閃存器件的形成方法中，所述第一介質層和所述第三介質層的材料相同。

可選的，在所述的閃存器件的形成方法中，所述第一介質層和所述第三介質層的材料均為氧化硅。

可選的，在所述的閃存器件的形成方法中，所述第二介質層的材料為氮化硅。

可選的，在所述的閃存器件的形成方法中，通過干法刻蝕去除所述柵極結構頂面和所述半導體襯底表面的第三介質層。

可選的，在所述的閃存器件的形成方法中，所述干法刻蝕的刻蝕氣體為四氟甲烷、四氟乙烷、氟化硅和三氟化氮以及三氟甲烷中的一種或者組合。