[發明專利]存儲器結構、靜態隨機存取存儲器結構及系統單芯片裝置

有效

• 申請號: 201911044466.0
• 申請日: 2019-10-30
• 公開（公告）號: CN111128274B
• 公開（公告）日: 2022-01-25
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C5/02;H01L27/11
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李琛;黃艷

本公開實施例提供一種存儲器結構、一種靜態隨機存取存儲器結構及系統單芯片(SOC)裝置。根據本公開提供一種存儲器結構，包括第一靜態隨機存取存儲器(SRAM)巨集，包含復數第一柵極全環(GAA)晶體管，以及包括第二SRAM巨集，包含復數第二GAA晶體管。第一SRAM巨集的每個第一GAA晶體管包括復數第一通道區域，每個第一通道區域具有第一通道寬度W1及第一通道厚度T1。第二SRAM巨集的每個第二GAA晶體管包括復數第二通道區域，每個第二通道區域具有第二通道寬度W2及第二通道厚度T2。W2/T2大于W1/T1。

技術領域

本公開涉及一種存儲器裝置，特別涉及一種靜態隨機存取存儲器(static randomaccess memory,SRAM)結構。

背景技術

半導體集成電路(integrated circuit,IC)工業已經歷了指數性的成長。IC 材料及設計在技術上的進步已催生了多個世代的IC，其中每個世代都有相較于前一世代更小且更復雜的電路。在IC的發展過程中，在幾何尺寸(即使用制造工藝所能創建的最小組件或線段)減少的同時，功能密度(即每單位芯片面積的互連裝置的數量)通常會增加。這種微縮過程通常以增加生產效率及降低相關成本的方式來提供益處。這些微縮亦增加了處理及制造IC的復雜度。

舉例來說，隨著IC技術朝更小的技術節點發展，多重柵極(multi-gate) 裝置被導入以通過增加柵極-通道耦接(gate-channel coupling)、降低關閉狀態電流(off-statecurrent)、以及降低短通道效應(short-channel effects,SCEs)來改善柵極控制。多重柵極裝置通常被視為所具有的柵極結構(或其一部分)被設置于通道區域的多于一個的側壁上的裝置。鰭式場效晶體管(Fin-like field effect transistor,FinFET)以及柵極全環(gate-all-around,GAA)晶體管兩者皆被稱作非平面晶體管(non-planar transistor)，且均為多重柵極裝置的范例，它們在高性能及低漏電應用上已變為流型且備受期待的候選者。FinFET具有多于一個側面被柵極所環繞的升高的通道(例如：柵極環繞自基板延伸的半導體材料「鰭片」的頂部及側壁)。與平面晶體管相比，這種配置提供較好的通道控制且大幅地降低SCEs(具體來說，通過降低次臨界漏電 (sub-threshold leakage,即在“關閉”狀態下FinFET的源極與漏極之間的耦接))。GAA晶體管所具有的柵極可(部分或完全地)延伸圍繞通道區域，以在兩側或更多側上提供對通道區域的存取(access)。GAA晶體管的通道區域可由納米線(nanowire)、納米片(nanosheet)、其他納米結構、及/或其他合適的結構來形成。在一些實施例中，此通道區域包括垂直堆疊的復數納米線(納米線水平地延伸，進而提供水平方向的通道)。這些GAA晶體管可被稱作垂直堆疊的水平GAA(VGAA)晶體管。

在高速通信、高密度存儲、影像處理、以及系統單芯片(system-on-chip, SOC)產品上，靜態隨機存取存儲器(SRAM)單元已變為廣受歡迎的存儲單元。盡管現存的SRAM單元通常已足以滿足其被期待的目的，但它們并非在所有層面上都是完全令人滿意的。

發明內容

本公開實施例提供一種存儲器結構。上述存儲器結構包括第一靜態隨機存取存儲器(SRAM)巨集，包含復數第一柵極全環(GAA)晶體管，以及包括第二SRAM巨集，包含復數第二GAA晶體管。在此存儲器結構中，第一SRAM巨集的每個第一GAA晶體管包括復數第一通道區域，每個第一通道區域具有第一通道寬度(W1)及第一通道厚度(T1)，而第二SRAM巨集的每個第二GAA晶體管包括復數第二通道區域，每個第二通道區域具有第二通道寬度(W2)及第二通道厚度(T2)。W2/T2大于W1/T1。