[發明專利]半導體器件及其形成方法

有效

• 申請號: 201911044198.2
• 申請日: 2019-10-30
• 公開（公告）號: CN111128738B
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 劉思杰;聶俊峰;張惠政
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238;H01L27/092;H10B10/00;H01L29/78
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 桑敏

本公開涉及半導體器件及其形成方法。一種形成半導體器件的方法，包括：對半導體襯底執行第一注入工藝以形成深p阱區域，利用擴散阻滯元素對半導體襯底執行第二注入工藝以形成共同注入區域，以及對半導體襯底執行第三注入工藝，以在深p阱區域上方形成淺p阱區域。共同注入區域通過淺p阱區域的一部分與半導體襯底的頂表面間隔開，并且深p阱區域和淺p阱區域彼此連接。形成n型鰭式場效應晶體管(FinFET)，其中深p阱區域和淺p阱區域用作n型FinFET的阱區域。

技術領域

本公開涉及半導體器件及其形成方法。

背景技術

集成電路(IC)材料和設計方面的技術進步已經產生了幾代IC，其中每代具有比前幾代更小且更復雜的電路。在IC演變的過程中，功能密度(例如，每芯片面積的互連器件的數量)通常增加，而幾何尺寸減小。這種縮小過程通常通過提高生產效率和降低相關成本來提供益處。

這種縮小也增加了處理和制造IC的復雜性，并且為了實現這些進步，需要IC處理和制造中的類似發展。例如，已經引入了鰭式場效應晶體管(FinFET)來代替平面型晶體管。正在開發FinFET的結構和制造FinFET的方法。

發明內容

根據本公開的一個實施例，提供了一種形成半導體器件的方法，所述方法包括：對半導體襯底執行第一注入工藝以形成深p阱區域；利用擴散阻滯元素對所述半導體襯底執行第二注入工藝以形成共同注入區域；對所述半導體襯底執行第三注入工藝，以在所述深p阱區域上方形成淺p阱區域，其中，所述共同注入區域通過所述淺p阱區域的一部分與所述半導體襯底的頂表面間隔開，并且所述深p阱區域和所述淺p阱區域彼此連接；以及形成n型鰭式場效應晶體管(FinFET)，所述深p阱區域和所述淺p阱區域用作所述n型FinFET的阱區域。

根據本公開的另一實施例，提供了一種形成半導體器件的方法，所述方法包括：在半導體襯底上方形成第一注入掩模；對所述半導體襯底執行第一注入工藝以形成p阱區域，其中，通過所述第一注入掩模來執行所述第一注入工藝；對所述半導體襯底執行第二注入工藝以形成共同注入區域，其中，通過所述第一注入掩模來注入碳；去除所述第一注入掩模；在所述半導體襯底上方形成第二注入掩模；對所述半導體襯底執行第三注入工藝，以形成與所述p阱區域連接的n阱區域，其中，通過所述第二注入掩模來執行所述第三注入工藝；以及分別基于所述p阱區域和所述n阱區域來形成n型鰭式場效應晶體管(FinFET)和p型FinFET。

根據本公開的又一實施例，提供了一種半導體器件，包括：體半導體襯底；第一隔離區域和第二隔離區域，所述第一隔離區域和所述第二隔離區域與所述體半導體襯底重疊；子鰭，所述子鰭位于所述第一隔離區域和所述第二隔離區域之間并且與所述第一隔離區域和所述第二隔離區域的邊緣接觸；突出的鰭，所述突出的鰭與所述子鰭重疊，其中，所述突出的鰭高于所述第一隔離區域和所述第二隔離區域的頂表面，并且所述突出的鰭由半導體材料形成；p阱區域，所述p阱區域延伸到所述子鰭和所述突出的鰭中；以及共同注入區域，所述共同注入區域具有在所述子鰭中的一部分。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1至圖15示出了根據一些實施例的在阱區域和晶體管的形成中的中間階段的截面圖和透視圖。

圖16示出了根據一些實施例的靜態隨機存取存儲器(SRAM)單元的示意圖。

圖17示出了根據一些實施例的SRAM單元的布局。

圖18和圖19示出了根據一些實施例的阱區域中的摻雜劑濃度的比較。

圖20示出了根據一些實施例的用于形成阱區域和晶體管的工藝流程。

具體實施方式