[發(fā)明專利]配置存儲器位線控制電路以及FPGA位線控制系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201911040522.3
• 申請日: 2019-10-29
• 公開（公告）號: CN112750476A
• 公開（公告）日: 2021-05-04
• 發(fā)明（設計）人: 王俊;溫長清;張勇
• 申請（專利權）人: 深圳市國微電子有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/10
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 江婷;李發(fā)兵

1.一種配置存儲器位線控制電路，其特征在于，包括：數據讀寫控制模塊、存儲模塊、傳輸模塊以及緩沖器；

所述數據讀寫控制模塊，用于根據所述位線控制電路所處的狀態(tài)以及信號將接收到的數據寫入所述存儲模塊或者將所述存儲模塊中的數據進行讀出；

所述存儲模塊，用于存儲所述數據讀寫控制模塊寫入或者讀出的數據；

所述傳輸模塊，用于傳輸所述數據讀寫控制模塊接收到的數據或者從所述存儲模塊讀出的數據；

所述緩沖器，用于在所述數據讀寫控制模塊對接收到的數據寫入所述存儲模塊的傳輸過程中增加驅動。

2.如權利要求1所述的配置存儲器位線控制電路，其特征在于，所述傳輸模塊包括位線傳輸通道，所述緩沖器按照預設距離設置于所述位線傳輸通道上。

3.如權利要求1所述的配置存儲器位線控制電路，其特征在于，所述數據讀寫控制模塊包括寫字線控制電路、寫驅動電路及讀配套電路；

所述寫驅動電路，用于根據接收到的數據產生BL信號，所述BL信號分別往左往右傳輸；

所述寫字線控制電路，用于將所述BL信號寫入所述存儲模塊；

所述讀配套電路，用于讀出所述存儲模塊中數據。

4.如權利要求3所述的配置存儲器位線控制電路，其特征在于，所述位線控制電路所處的狀態(tài)包括寫入狀態(tài)和回讀狀態(tài)，所述信號為字線信號；

在寫狀態(tài)時，所述寫字線控制電路在所述字線信號為1時將所述BL信號寫入所述存儲模塊；

在讀狀態(tài)時，所述讀配套電路在所述字線信號為1時讀出所述輸出信號。

5.如權利要求1-4任一項所述的配置存儲器位線控制電路，其特征在于，所述緩沖器為雙向。

6.如權利要求1-4任一項所述的配置存儲器位線控制電路，其特征在于，所述存儲模塊包括相互連接的MOS管和反相器。

7.如權利要求6所述的配置存儲器位線控制電路，其特征在于，所述MOS管包括第一MOS管和第二MOS管，所述反相器包括第一反相器和第二反相器；

所述第一MOS管和所述第二MOS管進行串聯(lián)連接，所述第一反相器和所述第二反相器進行并行連接并設置于所述第一MOS管和所述第二MOS管之間。

8.一種FPGA位線控制系統(tǒng)，其特征在于，包括：配置寄存器、可編程邏輯模塊以及如權利要求1-7任一項所述的配置存儲器位線控制電路；所述可編程邏輯模塊包括至少一個區(qū)域，每個區(qū)域內設置有所述配置存儲器位線控制電路；

所述配置寄存器，用于配置幀地址并將幀地址與數據輸出到所述配置存儲器位線控制電路；

所述配置存儲器位線控制電路，用于在進行寫入操作時，將所述數據寫到與所述地址對應的所述存儲模塊中；在進行讀出操作時，根據所述地址將對應的所述存儲模塊中的數據讀出。

9.如權利要求8所述的FPGA位線控制系統(tǒng)，其特征在于，所述配置寄存器包括幀地址寄存器、幀數據輸入寄存器以及幀數據輸出寄存器；所述配置存儲器位線控制電路還包括幀地址數據轉換模塊；

所述幀地址寄存器，用于配置幀地址并將幀地址數據發(fā)送給所述幀地址數據轉換模塊；

所述幀數據輸入寄存器，用于將數據輸出到所述數據讀寫控制模塊；

所述數據讀寫控制模塊，用于將所述數據通過所述緩沖器寫到與所述地址對應的所述存儲模塊中；還用于根據所述地址從所述存儲模塊中讀出數據并將讀出的數據發(fā)送到所述幀數據輸入寄存器；

所述幀數據輸入寄存器，還用于接收所述數據讀寫控制模塊從所述存儲模塊中讀出的數據；

所述數據讀寫控制模塊，還用于從所述幀數據輸入寄存器讀出所述數據，并將所述數據發(fā)送給所述幀數據輸出寄存器。

10.如權利要求8所述的FPGA位線控制系統(tǒng)，其特征在于，所述FPGA位線控制系統(tǒng)還包括至少一個多級緩沖器以及至少一個兩級與非門；

所述多級緩沖器，用于接收所述幀數據輸入寄存器輸入的數據并將所述數據發(fā)送至對應區(qū)域內的配置存儲器位線控制電路；

所述兩級與非門，用于在回讀時將讀出的數據輸出到所述幀數據輸出寄存器。