[發明專利]一種通過SOC測試DDR內存穩定性的方法有效
| 申請號： | 201911037762.8 | 申請日： | 2019-10-29 |
| 公開（公告）號： | CN111026589B | 公開（公告）日： | 2023-08-11 |
| 發明（設計）人： | 馮杰;張坤;曹林林 | 申請（專利權）人： | 晶晨半導體（深圳）有限公司 |
| 主分類號： | G06F11/22 | 分類號： | G06F11/22;G11C29/10 |
| 代理公司： | 深圳市智勝聯合知識產權代理有限公司 44368 | 代理人： | 李永華 |
| 地址： | 518054 廣東省深圳市前海深港合作區前*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 通過 soc 測試 ddr 內存 穩定性 方法 | ||
【權利要求書】：
1.一種通過SOC測試DDR內存穩定性的方法，SOC對DDR進行讀寫，以DQS作為時鐘，通過SOC調整DQS來找到DDR讀寫時DQS的Setuptime和holdtime，其特征在于，所述通過SOC測試DDR內存穩定性的方法包括如下步驟：
S1：通過SOC將DQS默認寄存器的值設置為B，逐個單位左移，當移動到A-1個單位出現DDR讀寫錯誤時，取A為左邊界；
S2：通過SOC將DQS默認寄存器的值還原為B，逐個單位右移，當移動到C+1個單位出現DDR讀寫錯誤時，取C為右邊界；
S3：通過公式[(B-A+1)*DDR對應頻率下的時長]計算出DQS讀寫的Setuptime；通過公式[(C-B+1)*DDR對應頻率下的時長]計算出DQS讀寫的holdtime；
DQS讀寫的Setuptime與DQS讀寫的holdtime差值越小，說明DDR穩定性越高。
2.根據權利要求1所述的通過SOC測試DDR內存穩定性的方法，其特征在于，DQS讀寫的Setuptime與DQS讀寫的holdtime的總和越接近DDR時鐘的二分之一數值，說明DDR穩定性越高。
3.根據權利要求1所述的通過SOC測試DDR內存穩定性的方法，其特征在于，當DQS讀寫的Setuptime和DQS讀寫的holdtime均大于80ps時，說明DDR穩定性高。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于晶晨半導體（深圳）有限公司，未經晶晨半導體（深圳）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201911037762.8/1.html，轉載請聲明來源鉆瓜專利網。
