[發明專利]一種用于ARM+FPGA架構中目標程序數據防竊取方法

在審

• 申請號: 201911035005.7
• 申請日: 2019-10-29
• 公開（公告）號: CN110765477A
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 李建秋;索宇;程小峽
• 申請（專利權）人: 四川九洲空管科技有限責任公司
• 主分類號: G06F21/60
• 分類號: G06F21/60;G06F21/64;G06F21/72
• 代理公司: 51214 成都九鼎天元知識產權代理有限公司
• 代理人: 陳法君

本發明公開了一種用于ARM+FPGA架構中目標程序數據防竊取方法，本發明方法通過加密芯片FPGA2對非加密芯片FPGA1的目標程序進行加密后存儲手段，有效地保護了通用型非加密芯片FPGA1的目標數據。由于ARM芯片、FPGA2加密芯片均為加密后存儲，同時不支持目標程序回讀。在軟件運行中需要ARM處理器與FPGA1的相互授權驗證才能正常工作，否則，各自進入復位狀態。從整體抗仿制難度上，能有效地降低“逆向工程”中產品模塊被仿制的可能性，提高了己方產品知識產權的保護能力。

技術領域

本發明屬于數據傳輸領域，尤其涉及一種用于ARM+FPGA架構中目標程序數據防竊取方法。

背景技術

在當下競爭日益激烈的商業以及軍事環境中，設計安全對于數字設計人員而言是一個至關重要的考慮因素。隨著集成電路技術的發展，“MCU+FPGA”處理架構已成為硬件主流設計架構，而FPGA在更龐大、更關鍵的系統組件中扮演著愈來愈重要的角色，FPGA使用的設計和配置數據代表了整個系統中知識產權的重要部分。如何有效地保護知識產權，免受非法復制、逆向工程以及篡改也愈加顯得重要。

FPGA的安全性包括設計安全性和數據安全性兩類。設計安全性指設計意圖、設計文件和相關位流文件的機密性，防止設計被克隆、篡改、盜版和偽造等，即知識產權保護。數據安全性指器件所管理數據的安全性，即FPGA在終端應用中存儲、處理和傳輸的信息的安全。因此，應保證設計自身的安全性，否則就談不上器件所管理數據的安全性。

如今，FPGA提供各種先進的安全功能，器件廠家都有安全特性設計芯片。以Altera為例，FPGA支持40-nm和28-nm工藝，其設計安全特性可保障保護設計免受非法復制、逆向工程以及配置文件的篡改。對于加密型FPGA支持易失型以及非易失性的密鑰存儲特性。易失性密鑰需要電池來存儲和更新密鑰，而非易失性密鑰存儲僅支持對一個密鑰進行編程，不需要電池。當使用設計安全特性時，密鑰被存儲在FPGA中。根據不同安全模式，可以通過使用同一密鑰進行加密的配置文件對FPGA進行配置。對于加密型FPGA通過使用256-bit密鑰和高級加密標準(AES)算法(一個行業標準的加密算法)來對配置比特流，在FPGA內嵌一個專用的解密模塊，達到安全性設計保證。

在“MCU+FPGA”架構中，若選用基于SRAM的非加密型FPGA器件，在掉電后SRAM中的配置數據丟失，FPGA內部邏輯關系隨之消失，因此需要外部的配置器件，上電時將配置數據讀入片內SRAM中，在沒有比特流加密的情況下，配置數據比特流在上電配置階段暴露在外部，配置數據所包含的IP完全不受保護，盜版者可能攔截并獲取新的碼流，就安全性而言，它們是脆弱的，在國家和軍事安全領域更可能造成嚴重后果。

針對近年來軍品市場，產品被用戶非法仿制、核心模塊中芯片目標程序被竊取的現象，亟需一種新的數據防竊方法。

發明內容

本發明的目的在于，為克服現有技術缺陷，提出了一種用于ARM+FPGA架構中目標程序數據防竊取方法，該方法從整體上提高了數據存儲安全性和關鍵電路的保密性，特別是重點保護非加密FPGA芯片的目標數據。

本發明目的通過下述技術方案來實現：

一種用于ARM+FPGA架構中目標程序數據防竊取方法，所述ARM+FPGA架構至少包括1個可加密的ARM處理器、1個通用型非加密FPGA1芯片和個1個加密性FPGA2芯片，所述目標程序數據防竊方法至少包括如下步驟：

S1：由ARM處理器控制獲取KEY密鑰數據，并存儲于外部Flash存儲器，然后由ARM處理器從Flash中讀取KEY密鑰數據，并傳輸至FPGA2芯片；

S2：由FPGA1目標程序，獲取FPGA1原始目標程序V000.rbf位比特流文件，并通過RS232電路將FPGA1原始目標程序V000.rbf位比特流文件，傳輸至FPGA2；