[發(fā)明專利]一種用于ARM+FPGA架構中目標程序數(shù)據防竊取方法

在審

• 申請?zhí)枺?/td>: 201911035005.7
• 申請日: 2019-10-29
• 公開（公告）號: CN110765477A
• 公開（公告）日: 2020-02-07
• 發(fā)明（設計）人: 李建秋;索宇;程小峽
• 申請（專利權）人: 四川九洲空管科技有限責任公司
• 主分類號: G06F21/60
• 分類號: G06F21/60;G06F21/64;G06F21/72
• 代理公司: 51214 成都九鼎天元知識產權代理有限公司
• 代理人: 陳法君

1.一種用于ARM+FPGA架構中目標程序數(shù)據防竊取方法，所述ARM+FPGA架構至少包括1個可加密的ARM處理器、1個通用型非加密FPGA1芯片和個1個加密性FPGA2芯片，其特征在于，所述目標程序數(shù)據防竊方法至少包括如下步驟：

S1：由ARM處理器控制獲取KEY密鑰數(shù)據，并存儲于外部Flash存儲器，然后由ARM處理器從Flash中讀取KEY密鑰數(shù)據，并傳輸至FPGA2芯片；

S2：由FPGA1目標程序，獲取FPGA1原始目標程序V000.rbf位比特流文件，并通過RS232電路將FPGA1原始目標程序V000.rbf位比特流文件，傳輸至FPGA2；

S3：FPGA2用KEY數(shù)據和分組加密算法，對V000.rbf位比特流數(shù)據進行加密處理，加密后FPGA1目標程序為V001.rbf位比特流數(shù)據，并存儲于FPGA1的配置芯片；

S4：FPGA2芯片應用V001.rbf位比特流數(shù)據，并基于KEY數(shù)據和對應解密算法，解密算出V000.rbf并在線配置FPGA1芯片；

S5：FPGA1芯片完成正常啟動后，ARM與FPGA1芯片之間通信機制，進行認證與授權，授權通過后ARM、FPGA1各自進入工作狀態(tài)；當授權不通過時，ARM，F(xiàn)PGA1各自進入復位狀態(tài)。

2.如權利要求1所述的一種用于ARM+FPGA架構中目標程序數(shù)據防竊取方法，其特征在于，所述步驟S1具體包括：

S11：ARM處理器根據KEY加載通信協(xié)議，接收驗證外部KEY數(shù)據的加載，并將KEY數(shù)據寫入外部存儲器Flash中；

S12：每次上電或KEY加載更新后，ARM處理器主動從外部存儲器Flash中讀取最新KEY數(shù)據并送至FPGA2，并擦除舊KEY數(shù)據。

3.如權利要求1所述的一種用于ARM+FPGA架構中目標程序數(shù)據防竊取方法，其特征在于，所述步驟S2具體包括：

S21：由FPGA開發(fā)軟件生成FPGA1的位比特流原始目標數(shù)據文件V000.rbf，并用FPGA1目標程序獲取V000.rbf位比特流文件；

S22：由FPGA1目標程序通過RS232電路，將FPGA1原始目標程序V000.rbf位比特流文件傳輸至FPGA2。

4.如權利要求1所述的一種用于ARM+FPGA架構中目標程序數(shù)據防竊取方法，其特征在于，所述步驟S3具體包括：

S31：加密芯片F(xiàn)PGA2使用KEY數(shù)據和對稱分組加密算法，對V000.rbf位比特流數(shù)據進行加密處理，加密后生成V001.rbf；

S32：FPGA2將加密后的位比特流V001.rbf數(shù)據存儲于FPGA1的配置芯片。

5.如權利要求1所述的一種用于ARM+FPGA架構中目標程序數(shù)據防竊取方法，其特征在于，所述步驟S4具體包括：

S41：每次上電時，F(xiàn)PGA2主動讀取FPGA1的目標數(shù)據存儲芯片，讀取已存儲的FPGA1加密后的目標數(shù)據文件V001.rbf；

S42：FPGA2基于KEY數(shù)據以及對應的解密算法，計算出V000.rbf并在線配置FPGA1芯片。

6.如權利要求1所述的一種用于ARM+FPGA架構中目標程序數(shù)據防竊取方法，其特征在于，所述步驟S5具體包括：

S51：FPGA1芯片正常啟動后，ARM處理器向FPGA1發(fā)送三組隨機數(shù)據幀，每組數(shù)據幀內部的數(shù)據之間符合預設規(guī)則的通信協(xié)議，F(xiàn)PGA1對第三組數(shù)據包完成接收解算成功后，分別發(fā)送確認信號至ARM處理器；

S52：當FPGA1對接收的三組數(shù)據包確認正確后，進入正常工作狀態(tài)，否則，進入復位狀態(tài)；當ARM對確認幀進行解析成功后，進入正常工作狀態(tài)，否則，進入復位狀態(tài)。