[發明專利]具有連接PMOS區域柵極結構的接觸插塞的半導體元件

在審

• 申請號: 201911033932.5
• 申請日: 2019-10-28
• 公開（公告）號: CN112736079A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 陳士程;何立軒;呂佐文;梁世豪;吳宗訓;莊博仁;許啟茂
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體元件，其特征在于，包含：

基底，包含NMOS區域以及PMOS區域；

柵極結構，由該NMSO區域至該PMOS區域沿著第一方向延伸于該基底上；

第一接觸插塞，設于該柵極結構上，其中該第一接觸插塞由一分隔該NMOS區域及該PMOS區域的交界線偏向該PMOS區域。

2.如權利要求1所述的半導體元件，其中該第一接觸插塞緊鄰該交界線且不重疊該交界線。

3.如權利要求1所述的半導體元件，另包含第一源極/漏極區域沿著第二方向延伸于該柵極結構兩側的該NMOS區域上。

4.如權利要求3所述的半導體元件，另包含第二接觸插塞設于該第一源極/漏極區域上。

5.如權利要求1所述的半導體元件，另包含第二源極/漏極區域沿著第二方向延伸于該柵極結構兩側的該PMOS區域上。

6.如權利要求5所述的半導體元件，另包含第三接觸插塞設于該第二源極/漏極區域上。

7.如權利要求5所述的半導體元件，其中該第一接觸插塞設于該第二源極/漏極區域之間的一通道區正上方的該柵極結構上。

8.如權利要求5所述的半導體元件，其中該第一接觸插塞設于該第二源極/漏極區域一側并遠離該交界線的該柵極結構上。

9.如權利要求5所述的半導體元件，其中該第一接觸插塞設于該第二源極/漏極區域一側并靠近該交界線的該柵極結構上。

10.如權利要求1所述的半導體元件，其中該柵極結構包含金屬柵極。