[發(fā)明專利]3D存儲器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201911028755.1
• 申請日: 2019-10-28
• 公開（公告）號: CN110808254B
• 公開（公告）日: 2023-06-16
• 發(fā)明（設計）人: 彭爽爽;劉力恒;楊川;嚴龍翔
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H10B41/20
• 分類號: H10B41/20;H10B41/27;H10B43/20;H10B43/27
• 代理公司: 北京成創(chuàng)同維知識產權代理有限公司 11449
• 代理人: 蔡純;王月玲

1.一種3D存儲器件，其中，包括：

半導體襯底；

柵疊層結構，位于所述半導體襯底上，包括交替堆疊的多個柵極導體層與多個層間絕緣層；

多個溝道柱，貫穿所述柵疊層結構，并與所述半導體襯底接觸；

導電通道，貫穿所述柵疊層結構，并與所述半導體襯底接觸；

絕緣層，圍繞所述導電通道，并將所述導電通道與所述多個柵極導體層彼此隔開；以及

第一阻擋層以及第二阻擋層，位于所述層間絕緣層與所述絕緣層之間，第一阻擋層包裹所述層間絕緣層，第二阻擋層位于所述第一阻擋層與所述絕緣層之間，將所述第一阻擋層與所述絕緣層彼此隔開，且柵極導體位于第一阻擋層與第二阻擋層之間，所述第一阻擋層和所述第二阻擋層的材料包括高介電的金屬化合物。

2.根據權利要求1所述的3D存儲器件，其中，所述第一阻擋層為高介電的三氧化二鋁，所述第一阻擋層的膜厚為小于或者等于2.7nm。

3.根據權利要求1所述的3D存儲器件，其中，所述第二阻擋層為高介電的三氧化二鋁。

4.根據權利要求1所述的3D存儲器件，其中，所述第一阻擋層和所述柵極導體之間還包括粘附層，所述粘附層位于所述柵極導體的部分表面以將所述第一阻擋層和所述柵極導體彼此隔開。

5.根據權利要求1所述的3D存儲器件，其中，還包括摻雜區(qū)，位于所述半導體襯底中，所述導電通道與所述摻雜區(qū)接觸。

6.一種3D存儲器件的制造方法，其中，包括：

在暴露的層間絕緣層的表面上形成第一阻擋層，以及在空腔中形成柵極導體以形成柵疊層結構；

形成貫穿所述柵疊層結構以到達半導體襯底的多個柵線縫隙；

沿所述柵線縫隙在所述第一阻擋層和柵極導體的暴露表面形成第二阻擋層；以及

在所述第二阻擋層的暴露表面形成絕緣層；

在所述柵線縫隙中形成與所述半導體襯底接觸的導電通道，所述絕緣層將所述導電通道和所述柵極導體隔開，所述第一阻擋層和所述第二阻擋層的材料包括高介電的金屬化合物。

7.根據權利要求6所述的3D存儲器件的制造方法，其中，還包括：

形成絕緣疊層結構，包括交替堆疊的多個犧牲層和多個層間絕緣層；

形成位于相鄰層間絕緣層之間的空腔。

8.根據權利要求6所述的3D存儲器件的制造方法，其中，在形成所述導電通道之前還包括：

蝕刻所述柵疊層結構頂部靠近所述柵線縫隙的絕緣層。

9.根據權利要求7所述的3D存儲器件的制造方法，其中，在所述空腔中形成所述柵極導體以形成所述柵疊層結構的步驟包括：

沿所述柵線縫隙在所述空腔和所述柵線縫隙中填充金屬物質；以及

回蝕刻所述金屬物質以在所述空腔中形成所述柵極導體，所述柵極導體位于所述第一阻擋層和所述第二阻擋層之間。

10.根據權利要求9所述的3D存儲器件的制造方法，其中，在沿所述柵線縫隙在所述空腔和所述柵線縫隙中填充金屬物質之前還包括：

在第一阻擋層位于空腔中表面上形成粘附層。

11.根據權利要求6所述的3D存儲器件的制造方法，其中，在形成所述柵疊層結構之前還包括：

在所述襯底中形成摻雜區(qū)，所述導電通道與所述摻雜區(qū)接觸。

12.根據權利要求6所述的3D存儲器件的制造方法，其中，所述第一阻擋層為高介電的三氧化二鋁，所述第一阻擋層的膜厚為小于或者等于2.7nm。

13.根據權利要求6所述的3D存儲器件的制造方法，其中，所述第二阻擋層為高介電的三氧化二鋁。