[發(fā)明專利]半導(dǎo)體封裝結(jié)構(gòu)及其制備方法

在審

• 申請?zhí)枺?/td>: 201911020268.0
• 申請日: 2019-10-25
• 公開（公告）號: CN111354698A
• 公開（公告）日: 2020-06-30
• 發(fā)明（設(shè)計(jì)）人: 施信益
• 申請（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號: H01L23/482
• 分類號: H01L23/482;H01L23/31;H01L21/56;H01L21/60
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

本公開提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制備方法。該半導(dǎo)體封裝結(jié)構(gòu)包括一第一晶粒、至少一第二晶粒、位在該第二晶粒上的一重布線層(RDL)、將該第一晶粒與該第二晶粒封入的一封模、位在該封模中的多個(gè)第一導(dǎo)體，以及位在該第二晶粒中的多個(gè)第二導(dǎo)體。該第一晶粒具有相對設(shè)置的一第一側(cè)與一第二側(cè)。該第二晶粒具有相對設(shè)置的一第三側(cè)及一第四側(cè)，該第三側(cè)是面對該第一晶粒的該第一側(cè)。該重布線層位在該第二晶粒的該第四側(cè)上。該第一晶粒經(jīng)由所述第一導(dǎo)體電性連接該重布線層，且該第二晶粒經(jīng)由所述第二導(dǎo)體電性連接該重布線層。

技術(shù)領(lǐng)域

本公開主張2018/12/20申請的美國臨時(shí)申請案第62/782,712號及2019/06/27申請的美國正式申請案第16/454,609號的優(yōu)先權(quán)及益處，該美國臨時(shí)申請案及該美國正式申請案的內(nèi)容以全文引用的方式并入本文中。

本公開涉及一種半導(dǎo)體封裝結(jié)構(gòu)及其制備方法。特別涉及一種三維集成電路(three-dimensional integrated circuit，3DIC)的半導(dǎo)體封裝結(jié)構(gòu)及其制備方法。

背景技術(shù)

對于許多現(xiàn)代應(yīng)用，半導(dǎo)體裝置是必不可少的。隨著電子科技的進(jìn)步，半導(dǎo)體裝置的尺寸變得更小，同時(shí)具有較佳功能性以及較大量的集成電路。由于半導(dǎo)體裝置規(guī)格的微小化，因此現(xiàn)在層疊芯片(chip-on-chip)技術(shù)是廣泛地被用于制造半導(dǎo)體封裝。

在一方法中，在一三維(3D)封裝中使用至少二芯片(或晶粒)的一層疊以形成如一存儲器裝置，其是可能制造出一產(chǎn)品，此產(chǎn)品是具有一存儲器容量(memory capacity)，此存儲器容量是為經(jīng)由其他半導(dǎo)體整合制程(semiconductor integration process)所可包含的兩倍以上。除了增加存儲器容量，一層疊封裝亦提供改善安裝密度(mountingdensity)及安裝面積的利用效率。由于如此的優(yōu)點(diǎn)，疊層封裝(stack package)技術(shù)是已加速研發(fā)。

半導(dǎo)體裝置的制造正變得更加復(fù)雜。半導(dǎo)體裝置是用一些集成元件(integratedcomponents)所組裝而成，而集成元件具有不同材料，而這些材料是具有不同的熱性質(zhì)(thermal properties)。因?yàn)榻Y(jié)合許多具有不同材料的元件，因此是增加半導(dǎo)體裝置的制造操作的復(fù)雜度。據(jù)此，是有持續(xù)需要來改善半導(dǎo)體裝置的制造制程以及應(yīng)付上述的復(fù)雜度。

上文的“現(xiàn)有技術(shù)”說明僅是提供背景技術(shù)，并未承認(rèn)上文的“現(xiàn)有技術(shù)”說明公開本公開的標(biāo)的，不構(gòu)成本公開的現(xiàn)有技術(shù)，且上文的“現(xiàn)有技術(shù)”的任何說明均不應(yīng)作為本公開的任一部分。

發(fā)明內(nèi)容

本公開的一實(shí)施例提供一種半導(dǎo)體封裝結(jié)構(gòu)。該半導(dǎo)體封裝結(jié)構(gòu)包括一第一晶粒、至少一第二晶粒、位在該第二晶粒上的一重布線層(RDL)、將該第一晶粒與該第二晶粒封在其中的一封模、位在該封模中的多個(gè)第一導(dǎo)體，以及位在該第二晶粒中的多個(gè)第二導(dǎo)體。在一些實(shí)施例中，該第一晶粒具有相對設(shè)置的一第一側(cè)及一第二側(cè)。在一些實(shí)施例中，該第二晶粒具有相對設(shè)置的一第三側(cè)及一第四側(cè)，該第三側(cè)是面對該第一晶粒的該第一側(cè)。該重布線層是位在該第二晶粒的該第四側(cè)上。在一些實(shí)施例中，該第一晶粒是經(jīng)由所述第一導(dǎo)體電性連接該重布線層，且該第二晶粒是經(jīng)由所述第二導(dǎo)體電性連接該重布線層。

依據(jù)本公開的一些實(shí)施例，該半導(dǎo)體封裝結(jié)構(gòu)還包括多個(gè)導(dǎo)電組件，位在該第一晶粒的該第一側(cè)與該第二晶粒的該第三側(cè)之間。

依據(jù)本公開的一些實(shí)施例，該第一晶粒與該第二晶粒是以所述導(dǎo)電組件而相互連結(jié)(bonded)且電性連接。

依據(jù)本公開的一些實(shí)施例，該封模具有相對設(shè)置的一第五側(cè)及一第六側(cè)，該第五側(cè)是面對該重布線層。

依據(jù)本公開的一些實(shí)施例，該封模的該第六側(cè)與該第一晶粒的該第二側(cè)為共面(coplanar)。

依據(jù)本公開的一些實(shí)施例，該半導(dǎo)體封裝結(jié)構(gòu)還包括多個(gè)連接結(jié)構(gòu)，是位在該重布線層上。