[發明專利]三維半導體器件

在審

• 申請號: 201911017568.3
• 申請日: 2019-10-24
• 公開（公告）號: CN111106119A
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 黃盛珉;任峻成;康范圭;安在昊
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 翟然

一種三維半導體器件包括在下結構上的第一柵極組和在第一柵極組上的第二柵極組。第一柵極組包括第一焊盤區域，該第一焊盤區域為：(1)在平行于下結構的上表面的第一方向上降低并且(2)在平行于下結構的上表面且垂直于第一方向的第二方向上升高。第二柵極組包括在第一方向上順序地升高且在第二方向上升高的第二焊盤區域。

技術領域

本公開涉及半導體器件，更具體而言，涉及包括具有臺階結構的堆疊結 構的三維半導體器件。

背景技術

為了提高產品的價格競爭力，對改善三維半導體器件的集成度的需求不 斷增加。為了改善三維半導體器件的集成度，已經開發了具有其中柵極在垂 直方向上堆疊在基板上的三維結構的半導體器件。

發明內容

本公開的一方面提供一種能夠改善其集成度的三維半導體器件。

提供一種根據本公開的一方面的三維半導體器件。該三維半導體器件包 括：下結構；堆疊結構，設置在下結構上的第一區域和第二區域中，堆疊結 構包括在垂直于下結構的上表面的垂直方向上堆疊的柵極圖案，該柵極圖案 包括在第二區域中設置成臺階結構的焊盤區域；以及垂直溝道結構，在垂直 方向上設置在下結構上且具有面對柵極圖案的側表面。堆疊結構包括在第一 方向上順序地布置在第二區域中的第一堆疊區域、第二堆疊區域和第三堆疊 區域，第一堆疊區域包括具有以第一高度為單位變化的臺階結構的第一臺階 區域，第二堆疊區域包括具有在第一方向上以大于第一高度的第二高度為單 位降低的臺階結構的第二臺階區域，第三堆疊區域包括向上成臺階的區域和 向下成臺階的區域，第三堆疊區域的向上成臺階的區域具有在第一方向上以 第二高度為單位升高的臺階結構，第三堆疊區域的向下成臺階的區域具有在 第一方向上以第二高度為單位降低的臺階結構。

提供一種根據本公開的一方面的三維半導體器件。該三維半導體器件包 括：下結構；堆疊結構，設置在下結構上，并且包括在垂直于下結構的上表 面的垂直方向上堆疊的柵極圖案；以及垂直溝道結構，設置在下結構上且具 有面對柵極圖案的側表面。堆疊結構包括在第一方向上升高的焊盤區域位于 其中的向上成臺階的區域以及在第一方向上降低的焊盤區域位于其中的向 下成臺階的區域，向上成臺階的區域和向下成臺階的區域在第一方向上順序 地布置，向上成臺階的區域包括位于不同高度水平且在第二方向上順序地布 置的第一向上成臺階的區域和第二向上成臺階的區域，向下成臺階的區域包 括位于不同高度水平且在第二方向上順序地布置的第一向下成臺階的區域 和第二向下成臺階的區域，并且第二方向平行于下結構的上表面且垂直于第 一方向。

提供一種根據本公開的一方面的三維半導體器件。該三維半導體器件包 括：在下結構上的第一柵極組；以及在第一柵極組上的第二柵極組。第一柵 極組包括在平行于下結構的上表面的第一方向上降低并且在平行于下結構 的上表面且垂直于第一方向的第二方向上升高的第一焊盤區域，第二柵極組 包括在第一方向上順序地升高且在第二方向上升高的第二焊盤區域。

附圖說明

本公開的上述和其它方面、特征和優點將自結合附圖的以下詳細描述而 被更清晰地理解，在圖中：

圖1A是根據一示例實施方式的三維半導體器件的示意性框圖；

圖1B是概念地示出根據一示例實施方式的三維半導體器件的存儲陣列 區域的電路圖；

圖2至圖5B和圖6A至圖9是示出根據一示例實施方式的三維半導體 器件的一示例性實施方式的視圖；

圖5C是示出根據一示例性實施方式的三維半導體器件的修改實施方式 的視圖；

圖5D是示出根據一示例實施方式的三維半導體器件的修改實施方式的 視圖；

圖10至圖13是示出根據一示例實施方式的三維半導體器件的修改實施 方式的視圖；

圖14是示出根據一示例實施方式的三維半導體器件的修改實施方式的 視圖；