[發(fā)明專利]一種集成電路加工工藝

有效

• 申請(qǐng)?zhí)枺?/td>: 201911003791.2
• 申請(qǐng)日: 2019-10-22
• 公開（公告）號(hào): CN110690169B
• 公開（公告）日: 2022-06-28
• 發(fā)明（設(shè)計(jì)）人: 陸兆康;陸懷桔
• 申請(qǐng)（專利權(quán)）人: 深圳兆同星科技有限公司
• 主分類號(hào): H01L21/82
• 分類號(hào): H01L21/82;H01L21/265
• 代理公司: 重慶百潤(rùn)洪知識(shí)產(chǎn)權(quán)代理有限公司 50219
• 代理人: 劉澤正

本發(fā)明公開一種集成電路加工工藝，包括以下步驟：S001：在硅片上按照設(shè)計(jì)圖形進(jìn)行多次離子注入，根據(jù)設(shè)計(jì)在硅片中形成NPN管基區(qū)、PNP管集電區(qū)/發(fā)射區(qū)和基極電阻區(qū)，以及NPN管集電區(qū)/PNP管基區(qū)和電容下極板；S002：根據(jù)設(shè)計(jì)在硅片上預(yù)設(shè)區(qū)域鋪設(shè)絕緣層和金屬布線層，并預(yù)留后續(xù)封裝時(shí)的測(cè)試及鍵合區(qū)域；S003：對(duì)集成電路進(jìn)行熱處理，使集成電路中的基極電阻的結(jié)構(gòu)穩(wěn)定化；S004：對(duì)集成電路進(jìn)行芯片調(diào)試，對(duì)通過調(diào)試的集成電路進(jìn)行封裝。本發(fā)明的集成電路加工工藝可保證集成電路的對(duì)擋率分布不會(huì)分散，使產(chǎn)品合格率得到顯著提高。

技術(shù)領(lǐng)域

本發(fā)明屬于電子原件和器材領(lǐng)域，特別是涉及一種集成電路加工工藝。

背景技術(shù)

431品類集成電路用于穏壓電源上己30余年之久，是美國(guó)TI公司首先提出電路設(shè)計(jì)制成產(chǎn)品供應(yīng)于穏定電壓的應(yīng)用，用基極延伸電阻作為基準(zhǔn)電壓的精度調(diào)整。該電阻的阻值會(huì)受到封裝過程中的溫度和壓力而產(chǎn)生變化，因?yàn)檎{(diào)測(cè)基準(zhǔn)電壓是毫伏級(jí)的變動(dòng)，如2.495伏要求精度為±0.5％，該電阻只要有毫歐姆的變化對(duì)基準(zhǔn)電壓的精度就有毫伏的變動(dòng)，在封裝時(shí)會(huì)受到封裝壓力和溫度及使用材料的影響，其精度就會(huì)受到該影響而產(chǎn)生毫伏級(jí)變化，導(dǎo)致對(duì)最終的成品的精度難以控制。廠家在封裝后會(huì)測(cè)量集成電路的精度等級(jí)，主要分類為合格與不合格。用對(duì)擋率來表述431品類集成電路產(chǎn)品的電阻精度誤差時(shí)，一般分為三個(gè)等級(jí)，對(duì)擋率±0.5％為一擋、對(duì)擋率±1％為二擋、對(duì)擋率±2％為三擋，±2％以上為不合格品。所以這個(gè)基極電阻的精度和穏定性，就作為這個(gè)集成電路的主要指標(biāo)參數(shù)和特有性能，和其他多類集成電路封裝制成后性能參數(shù)是固定的有所不同。參考圖1，特別是封裝時(shí)塑封面積大小產(chǎn)生的應(yīng)力和用框架材料的不同，銅腳的和鉄腳的不同，塑封材料的優(yōu)劣在固化時(shí)應(yīng)力的不同，都會(huì)對(duì)基極電阻的精度和穩(wěn)定性有影響，導(dǎo)致集成電路的對(duì)擋率分布失控，造成批量的集成電路產(chǎn)品的性能和質(zhì)量不穩(wěn)定。

發(fā)明內(nèi)容

鑒于此，本發(fā)明的目的在于克服上述問題或者至少部分地解決或緩解上述問題。

本發(fā)明的內(nèi)容提出一種集成電路加工工藝，包括以下步驟：

S001：在硅片上按照設(shè)計(jì)圖形進(jìn)行多次離子注入，根據(jù)設(shè)計(jì)在硅片中形成NPN管基區(qū)、PNP管集電區(qū)/發(fā)射區(qū)和基極電阻區(qū)，以及NPN管集電區(qū)/PNP管基區(qū)和電容下極板；

S002：根據(jù)設(shè)計(jì)在硅片上預(yù)設(shè)區(qū)域鋪設(shè)絕緣層和金屬布線層，并預(yù)留后續(xù)封裝時(shí)的測(cè)試及鍵合區(qū)域；

S003：對(duì)集成電路進(jìn)行熱處理，使集成電路中的基極電阻的結(jié)構(gòu)穩(wěn)定化；

S004：對(duì)集成電路進(jìn)行芯片調(diào)試，對(duì)通過調(diào)試的集成電路進(jìn)行封裝。

在步驟S001中，通過多次離子注入在所述硅片上形成的多種離子注入層中至少包含硼離子注入層，所述硼離子注入層在所述硅片上形成基極電阻結(jié)構(gòu)。

在步驟S002中，所述絕緣層包括第一絕緣層、第二絕緣層和第三絕緣層，所述金屬布線層包括第一金屬布線層和第二金屬布線層，所述第一絕緣層、所述第二絕緣層和所述第三絕緣層與所述第一金屬布線層和所述第二金屬布線層按照順序交錯(cuò)分層布置。

在步驟S002中，所述第一絕緣層、所述第二絕緣層和所述第三絕緣層的總厚度為2.5-3.5um。

在步驟S002中，所述第一絕緣層和所述第二絕緣層均為二氧化硅絕緣層。

在步驟S002中，所述第三絕緣層為氮化硅絕緣層。

在步驟S003中，對(duì)所述硼離子注入層的熱處理溫度為300-400℃。

在步驟S003中，對(duì)所述硼離子注入層的熱處理時(shí)間為30-60min。

在步驟S004中，采用共晶焊封裝工藝對(duì)集成電路進(jìn)行封裝。