[發明專利]一種集成電路加工工藝

有效

• 申請號: 201911003791.2
• 申請日: 2019-10-22
• 公開（公告）號: CN110690169B
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 陸兆康;陸懷桔
• 申請（專利權）人: 深圳兆同星科技有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/265
• 代理公司: 重慶百潤洪知識產權代理有限公司 50219
• 代理人: 劉澤正

1.一種集成電路加工工藝，其特征在于，用于431品類集成電路，所述集成電路加工工藝包括以下步驟：

S001：在硅片上按照設計圖形進行多次離子注入，根據設計在硅片中形成NPN管基區、PNP管集電區/發射區和基極電阻區，以及NPN管集電區/PNP管基區和電容下極板；

S002：根據設計在硅片上預設區域鋪設絕緣層和金屬布線層，并預留后續封裝時的測試及鍵合區域；

S003：對集成電路進行熱處理，使集成電路中的基極電阻的結構穩定化, 避免摻雜原子在晶格中因為外壓力而產生微動而改變其電阻值；

S004：對集成電路進行芯片調試，對通過調試的集成電路進行封裝；

在步驟S002中，所述絕緣層包括第一絕緣層、第二絕緣層和第三絕緣層，所述金屬布線層包括第一金屬布線層和第二金屬布線層，所述第一絕緣層、所述第二絕緣層和所述第三絕緣層與所述第一金屬布線層和所述第二金屬布線層按照順序交錯分層布置, 通過加厚的絕緣層能夠緩沖封裝時產生的外壓力，降低了外壓力對基極電阻的影響，提高了集成電路的對擋率；

所述第一絕緣層、所述第二絕緣層和所述第三絕緣層的總厚度為2.5-3.5um;

在步驟S001中，通過多次離子注入在所述硅片上形成的多種離子注入層中至少包含硼離子注入層；

在步驟S003中，對所述硼離子注入層的熱處理溫度為300-400℃;

在步驟S004中，采用共晶焊封裝工藝對集成電路進行封裝。

2.根據權利要求1所述的集成電路加工工藝，其特征在于，所述硼離子注入層在所述硅片上形成基極電阻結構。

3.根據權利要求1所述的集成電路加工工藝，其特征在于，在步驟S002中，所述第一絕緣層和所述第二絕緣層均為二氧化硅絕緣層。

4.根據權利要求1所述的集成電路加工工藝，其特征在于，在步驟S002中，所述第三絕緣層為氮化硅絕緣層。

5.根據權利要求1所述的集成電路加工工藝，其特征在于，在步驟S003中，對所述硼離子注入層的熱處理時間為30-60min。

6.根據權利要求1至5中任一項所述的集成電路加工工藝，其特征在于，還包括步驟S005，對封裝后的集成電路的電阻精度進行檢測，設置對擋率檢為±0.5%和±0.25%。