[發明專利]數據包處理方法、裝置、通信設備及存儲介質

在審

• 申請號: 201910984845.1
• 申請日: 2019-10-16
• 公開（公告）號: CN112667554A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 劉學彬
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 薛祥輝

本發明實施例提供一種數據包處理方法、裝置、通信設備及存儲介質，通過接收待處理數據包并為待處理數據包從多核CPU包括的所有CPU核心中確定目標CPU核心，基于目標CPU核心為待處理數據包添加標簽信息，其中，標簽信息中包括目標CPU核心，將添加標簽信息后的待處理數據包發送給指定CPU核心，指定CPU核心基于待處理數據包的標簽信息將待處理數據包發送給目標CPU核心進行處理，在某些實施過程中，從多核CPU的所有CPU核心中選擇目標CPU核心對待處理數據包進行處理，從而可以充分利用多核CPU的各CPU核心，提高了通信設備的數據處理性能。

技術領域

本發明實施例涉及但不限于通信領域，具體而言，涉及但不限于數據包處理方法、裝置、通信設備及存儲介質。

背景技術

數據處理性能一直是通信設備的一個重要指標。如今多核CPU(centralprocessing unit，中央處理器)已經越來越普及，從兩核，四核到八核，在通信設備中也越來越多的采用多核CPU。但是，相關技術中，數據接收硬件設備只能將數據包送往多核CPU中的一個CPU核心(或是送往的CPU核心數少于CPU的全部核心數)，從而導致其他CPU核心處于空閑狀態，無法充分利用所有的CPU核心，降低了通信設備的數據處理性能。

發明內容

本發明實施例提供的數據包處理方法、裝置、通信設備及存儲介質，主要解決的技術問題是數據接收硬件設備只能將數據包送往多核CPU中的一個CPU核心(或是送往的CPU核心數少于CPU的全部核心數)，無法充分利用所有的CPU核心，通信設備的數據處理性能低的問題。

為解決上述技術問題，本發明實施例提供一種數據包處理方法，應用于包括多核CPU中央處理器的通信設備，所述多核CPU包括至少兩個CPU核心，所述方法包括：

接收待處理數據包并為所述待處理數據包從所述多核CPU包括的所有CPU核心中確定目標CPU核心；

基于所述目標CPU核心為所述待處理數據包添加標簽信息，所述標簽信息中包括所述目標CPU核心；

將添加標簽信息后的所述待處理數據包發送給指定CPU核心；

所述指定CPU核心基于所述待處理數據包的標簽信息將所述待處理數據包發送給所述目標CPU核心進行處理。

本發明實施例還提供一種數據包處理裝置，所述數據包處理裝置包括多核CPU和硬件數據接收模塊，所述多核CPU中的其中一個CPU核心為指定CPU核心；

所述硬件數據接收模塊，用于接收待處理數據包并為所述待處理數據包從所述多核CPU包括的至少兩個CPU核心中確定目標CPU核心，基于所述目標CPU核心為所述待處理數據包添加標簽信息，將添加標簽信息后的所述待處理數據包發送給所述指定CPU核心，所述標簽信息中包括目標CPU核心；

所述指定CPU核心包括分核模塊，用于基于所述待處理數據包的標簽信息將所述待處理數據包發送給所述目標CPU核心；

所述目標CPU核心包括處理模塊，用于對所述待處理數據包進行處理。

本發明實施例還提供一種通信設備，包括處理器、存儲器及通信總線，所述處理器包括至少一個多核CPU；

所述通信總線用于實現所述處理器和存儲器之間的連接通信；

所述處理器用于執行存儲器中存儲的一個或者多個計算機程序，以實現上述數據包處理方法的步驟。

本發明實施例還提供一種存儲介質，所述可讀存儲介質存儲有一個或者多個程序，所述一個或者多個程序可被一個或者多個處理器執行，以實現上述數據包處理方法的步驟。

本發明的有益效果是：