[發明專利]數據包處理方法、裝置、通信設備及存儲介質

在審

• 申請號: 201910984845.1
• 申請日: 2019-10-16
• 公開（公告）號: CN112667554A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 劉學彬
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 薛祥輝

1.一種數據包處理方法，應用于包括多核CPU中央處理器的通信設備，所述多核CPU包括至少兩個CPU核心，所述方法包括：

接收待處理數據包并為所述待處理數據包從所述多核CPU包括的所有CPU核心中確定目標CPU核心；

基于所述目標CPU核心為所述待處理數據包添加標簽信息，所述標簽信息中包括所述目標CPU核心；

將添加標簽信息后的所述待處理數據包發送給指定CPU核心；

所述指定CPU核心基于所述待處理數據包的標簽信息將所述待處理數據包發送給所述目標CPU核心進行處理。

2.如權利要求1所述的數據包處理方法，其特征在于，所述目標CPU核心對所述待處理數據包進行處理包括：

所述目標CPU核心將所述待處理數據包發送給對應的外部設備；

或，

所述目標CPU核心將所述待處理數據包發送至對應的本地數據包處理進程進行處理。

3.如權利要求1所述的數據包處理方法，其特征在于，所述目標CPU核心對所述待處理數據包進行處理包括：

所述目標CPU核心基于快速轉發表對所述待處理數據包進行快速轉發。

4.如權利要求1-3任一項所述的數據包處理方法，其特征在于，所述為所述待處理數據包從所述多核CPU包括的所有CPU核心中確定目標CPU核心包括：

基于預設算法從所述多核CPU包括的所有CPU核心中選擇一個CPU核心作為目標CPU核心。

5.如權利要求1-3任一項所述的數據包處理方法，其特征在于，所述為所述待處理數據包從所述多核CPU包括的所有CPU核心中確定目標CPU核心包括：

從CPU核心信息查找表中查找與所述待處理數據包的5TUPLE五元組對應的CPU核心作為目標CPU核心，所述CPU核心信息查找表包括5TUPLE與CPU核心的映射關系。

6.如權利要求5所述的數據包處理方法，其特征在于，在所述指定CPU核心接收到的待處理數據包不存在對應的目標CPU核心時，還包括

所述指定CPU核心根據預設算法從所述多核CPU包括的所有CPU核心中選擇一個CPU核心作為所述待處理數據包的目標CPU核心；

所述指定CPU核心將所述待處理數據包發送給所述目標CPU核心進行處理。

7.如權利要求6所述的數據包處理方法，其特征在于，所述預設算法以下算法中的至少一個：輪轉法、hash法，最空閑法。

8.如權利要求6所述的數據包處理方法，其特征在于，所述指定CPU核心根據預設算法從所述多核CPU包括的所有CPU核心中選擇一個CPU核心作為所述待處理數據包的目標CPU核心之后，還包括：

基于所述待選擇數據包的5TUPLE和所述目標CPU核心更新所述CPU核心信息查找表。

9.一種數據包處理裝置，所述數據包處理裝置包括多核CPU和硬件數據接收模塊，所述多核CPU中的其中一個CPU核心為指定CPU核心；

所述硬件數據接收模塊，用于接收待處理數據包并為所述待處理數據包從所述多核CPU包括的所有CPU核心中確定目標CPU核心，基于所述目標CPU核心為所述待處理數據包添加標簽信息，將添加標簽信息后的所述待處理數據包發送給所述指定CPU核心，所述標簽信息中包括目標CPU核心；

所述指定CPU核心包括分核模塊，用于基于所述待處理數據包的標簽信息將所述待處理數據包發送給所述目標CPU核心；

所述目標CPU核心包括處理模塊，用于對所述待處理數據包進行處理。

10.一種通信設備，包括處理器、存儲器及通信總線，所述處理器包括至少一個多核CPU；

所述通信總線用于實現所述處理器和存儲器之間的連接通信；

所述處理器用于執行存儲器中存儲的一個或者多個計算機程序，以實現如權利要求1至8中任一項所述的數據包處理方法的步驟。

11.一種存儲介質，所述存儲介質存儲有一個或者多個計算機程序，所述一個或者多個計算機程序可被一個或者多個處理器執行，以實現如權利要求1至8中任一項所述的數據包處理方法的步驟。