[發明專利]一種片上系統以及存儲器

有效

• 申請號: 201910984051.5
• 申請日: 2019-10-16
• 公開（公告）號: CN110806997B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 崔明章;宋寧;劉鍇;李秦飛;馬得堯;杜金鳳;王寧
• 申請（專利權）人: 廣東高云半導體科技股份有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 李慶波

本申請公開了一種片上系統以及存儲器，其中，該片上系統包括處理器和存儲器，存儲器連接處理器的系統總線，存儲器基于FPGA的邏輯資源實現，該存儲器包括：系統總線接口，連接系統總線，用于建立與處理器之間的通信連接；多個功能接口模塊，用于對數據和指令進行存儲；控制器，連接系統總線接口和多個功能接口模塊，用于根據系統總線接口從處理器接收的存儲地址信號對相應的功能接口模塊進行讀操作或者寫操作。通過上述方式，利用FPGA可編程的特點，可以對存儲器的容量大小進行動態分配，提高了FPGA的易用性，降低了存儲器的設計難度。

技術領域

本申請涉及片上系統技術領域，特別是涉及一種片上系統以及存儲器。

背景技術

片上系統(SoC：System-on-a-chip)指的是在單個芯片上集成一個完整的系統，對所有或部分必要的電子電路進行包分組的技術。所謂完整的系統一般包括處理器、存儲器、以及外圍電路等。SoC是與其它技術并行發展的，如絕緣硅(SOI)，它可以提供增強的時鐘頻率，從而降低微芯片的功耗。

現有的片上系統中的存儲器，其存儲容量是固定的，無法進行動態的配置，相對不太靈活，設計較為復雜。

發明內容

為解決上述問題，本申請提供了一種片上系統以及存儲器，能夠利用FPGA可編程的特點，對存儲器的容量大小進行動態分配，提高了FPGA的易用性，降低了存儲器的設計難度。

本申請采用的一個技術方案是：提供一種片上系統，該片上系統包括處理器和存儲器，存儲器連接處理器的系統總線，存儲器基于FPGA的邏輯資源實現，存儲器包括：系統總線接口，連接系統總線，用于建立與處理器之間的通信連接；多個功能接口模塊，用于對數據和指令進行存儲；控制器，連接系統總線接口和多個功能接口模塊，用于根據系統總線接口從處理器接收的存儲地址信號對相應的功能接口模塊進行讀操作或者寫操作。

其中，系統總線接口根據控制器中的寄存器的地址深度，以及多個功能接口模塊中的存儲容量分配情況，對處理器的存儲地址空間進行地址分段，并在地址分段與寄存器的寄存器地址之間形成映射關系，并進一步通過系統總線將映射關系發送至處理器，以使得處理器能夠根據映射關系產生存儲地址信號。

其中，地址譯碼器，連接系統總線，用于將處理器通過系統總線發送的存儲地址信號映射成對應的功能接口模塊映射的寄存器地址信號，進一步發送至控制器；片選選擇器，連接系統總線，用于根據處理器通過系統總線發送的片選信號，并將片選信號發送給控制器，以使控制器根據片選信號選中對應的功能接口模塊并建立連接，以進行數據信號的傳輸；數據通道，連接系統總線和控制器。

其中，地址譯碼器進一步連接片選選擇器，地址譯碼器在將存儲地址信號成功映射成寄存器地址信號之后進一步產生讀寫使能信號，并發送至片選選擇器，進而由片選選擇器通過控制器轉發至選中的功能接口模塊。

其中，控制器包括控制模塊和多個寄存器；其中，控制模塊連接系統總線接口，每一寄存器分別連接控制模塊和功能接口模塊的一個端口，控制模塊用于根據處理器通過系統總線發送的寄存器地址信號對相應的寄存器進行操作。

其中，多個寄存器包括控制寄存器、狀態寄存器、讀數據寄存器和寫數據寄存器。

其中，控制器包括多個寄存器組，每個寄存器組對應一個功能接口模塊，每個寄存器組分別包括控制寄存器、狀態寄存器、讀數據寄存器和寫數據寄存器。

其中，功能接口模塊包括：存儲器接口，連接控制器和系統總線接口，用于與控制器和系統總線接口進行數據通信；存儲器功能模塊，連接存儲器接口，用于對數據進行存儲；其中，存儲器接口包括時鐘端口、復位端口、控制端口、狀態端口、讀數據端口和寫數據端口。

其中，存儲器為隨機存儲器。