[發明專利]一種片上系統以及存儲器

有效

• 申請號: 201910984051.5
• 申請日: 2019-10-16
• 公開（公告）號: CN110806997B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 崔明章;宋寧;劉鍇;李秦飛;馬得堯;杜金鳳;王寧
• 申請（專利權）人: 廣東高云半導體科技股份有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 李慶波

1.一種片上系統，其特征在于，所述片上系統包括處理器和存儲器，所述存儲器連接所述處理器的系統總線，所述存儲器基于FPGA的邏輯資源實現，所述存儲器包括：

系統總線接口，連接所述系統總線；

多個功能接口模塊，用于對數據和指令進行存儲；其中，所述系統總線接口用于將所述處理器通過所述系統總線發送的存儲地址信號映射成對應的所述功能接口模塊映射的寄存器地址信號；

控制器，包括控制模塊和多個寄存器組，所述控制模塊連接所述系統總線接口，所述多個寄存器組連接所述控制模塊，并分別與所述多個功能接口模塊一一對應連接，所述控制模塊用于根據所述寄存器地址信號對相應的寄存器組進行操作，以對相應的所述功能接口模塊進行讀操作或者寫操作。

2.根據權利要求1所述的片上系統，其特征在于，

所述系統總線接口根據所述控制器中的寄存器的地址深度，以及所述多個功能接口模塊中的存儲容量分配情況，對所述處理器的存儲地址空間進行地址分段，并在所述地址分段與所述寄存器的寄存器地址之間形成映射關系，并進一步通過所述系統總線將所述映射關系發送至所述處理器，以使得所述處理器能夠根據所述映射關系產生所述存儲地址信號。

3.根據權利要求2所述的片上系統，其特征在于，

所述系統總線接口包括：

地址譯碼器，連接所述系統總線，用于將所述處理器通過所述系統總線發送的存儲地址信號映射成對應的所述功能接口模塊映射的寄存器地址信號，進一步發送至所述控制器；

片選選擇器，連接所述系統總線，用于根據所述處理器通過所述系統總線發送的片選信號，并將所述片選信號發送給所述控制器，以使所述控制器根據所述片選信號選中對應的所述功能接口模塊并建立連接，以進行數據信號的傳輸；

數據通道，連接所述系統總線和所述控制器。

4.根據權利要求3所述的片上系統，其特征在于，

所述地址譯碼器進一步連接所述片選選擇器，所述地址譯碼器在將所述存儲地址信號成功映射成所述寄存器地址信號之后進一步產生讀寫使能信號，并發送至所述片選選擇器，進而由所述片選選擇器通過所述控制器轉發至所述選中的所述功能接口模塊。

5.根據權利要求1所述的片上系統，其特征在于，

每個所述寄存器組分別包括控制寄存器、狀態寄存器、讀數據寄存器和寫數據寄存器。

6.根據權利要求1所述的片上系統，其特征在于，

所述功能接口模塊包括：

存儲器接口，連接所述控制器，用于與所述控制器和所述系統總線接口進行數據通信；

存儲器功能模塊，連接所述存儲器接口，用于對數據進行存儲；

其中，所述存儲器接口包括時鐘端口、復位端口、控制端口、狀態端口、讀數據端口和寫數據端口。

7.根據權利要求1所述的片上系統，其特征在于，

所述存儲器為隨機存儲器。

8.一種存儲器，其特征在于，所述存儲器基于FPGA的邏輯資源實現，所述FPGA通過處理器的系統總線連接至所述處理器，所述存儲器包括：

系統總線接口，連接所述系統總線；

多個功能接口模塊，用于對數據和指令進行存儲；其中，所述系統總線接口用于將所述處理器通過所述系統總線發送的存儲地址信號映射成對應的所述功能接口模塊映射的寄存器地址信號；

控制器，包括控制模塊和多個寄存器組，所述控制模塊連接所述系統總線接口，所述多個寄存器組連接所述控制器，并分別與所述多個功能接口模塊一一對應連接，所述控制模塊用于根據所述寄存器地址信號對相應的寄存器組進行操作，以對相應的所述功能接口模塊進行讀操作或者寫操作。