[發明專利]小型化抗干擾電路封裝結構及其制造方法

在審

• 申請號: 201910983911.3
• 申請日: 2019-10-16
• 公開（公告）號: CN110808237A
• 公開（公告）日: 2020-02-18
• 發明（設計）人: 鄭宏斌;吳立豐;李曉斌;崔貝貝;張越成;曹翠嬌;張磊;李保林;張恒晨;鄧志遠
• 申請（專利權）人: 中國電子科技集團公司第十三研究所
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/552;H01L21/50
• 代理公司: 石家莊國為知識產權事務所 13120
• 代理人: 王朝

1.小型化抗干擾電路封裝結構，其特征在于，包括：

上基板，所述上基板頂面上設有頂層元器件，所述上基板底面上設有底層元器件；

下基板，設于所述上基板底部，所述下基板中部留空，所述留空與所述上基板的底面形成用于容納所述底層元器件的容納腔；

屏蔽層，設于所述上基板內部。

2.如權利要求1所述的小型化抗干擾電路封裝結構，其特征在于：所述上基板的外緣設有第一金屬化過孔，所述上基板的頂面和底面上分別設有與所述第一金屬化過孔導電連接的上基板互聯焊盤；所述下基板的外緣設有分別與所述第一金屬化過孔對應的第二金屬化過孔，所述下基板的頂面設有與所述第二金屬化過孔導電連接的下基板頂層互聯焊盤，所述下基板的底面上設有與所述第二金屬化過孔導電連接的下基板底層焊盤；所述屏蔽層與所述第一金屬化過孔導電連接。

3.如權利要求2所述的小型化抗干擾電路封裝結構，其特征在于：所述上基板為多層印制電路板，包括多層層疊設置的印制電路板體，所述屏蔽層設于所述上基板內相鄰兩層印制電路板體之間。

4.如權利要求3所述的小型化抗干擾電路封裝結構，其特征在于：所述上基板內部設有上基板盲孔和與所述上基板盲孔導電連接的上基板內部導線，所述頂層元器件通過所述上基板盲孔和所述上基板內部導線形成的上基板內部導電結構與所述第一金屬化過孔導電連接，所述底層元器件通過所述上基板盲孔和所述上基板內部導線形成的上基板內部導電結構與所述第一金屬化過孔導電連接，所述屏蔽層與所述上基板盲孔導電連接。

5.如權利要求2所述的小型化抗干擾電路封裝結構，其特征在于：所述第一金屬化過孔在所述上基板的外緣呈環形陣列分布，所述第二金屬化過孔在所述下基板的外緣呈環形陣列分布。

6.如權利要求2所述的小型化抗干擾電路封裝結構，其特征在于：位于所述上基板同一板面上的至少兩個相鄰的所述上基板互聯焊盤之間設有上基板公共連接帶，至少兩個相鄰的所述下基板頂層互聯焊盤之間設有下基板公共連接帶。

7.如權利要求1所述的小型化抗干擾電路封裝結構，其特征在于：所述上基板的頂面上設有用于與所述頂層元器件焊接的頂層焊盤，所述上基板的底面上設有用于與所述底層元器件焊接的底層焊盤。

8.如權利要求1所述的小型化抗干擾電路封裝結構，其特征在于：所述下基板為多層印制電路板。

9.如權利要求1所述的小型化抗干擾電路封裝結構，其特征在于：所述屏蔽層為金屬屏蔽層。

10.小型化抗干擾電路封裝結構制造方法，其特征在于，包括如下步驟：

制作上基板，并在上基板內植入屏蔽層；

制作下基板，在所述下基板中部留空；

使所述上基板和所述下基板固接，并使所述上基板和所述下基板導電連接；

將頂層元器件安裝于所述上基板的頂面上，將底層元器件安裝于位于所述容納腔中的所述上基板的底面上。