[發(fā)明專利]輸出驅(qū)動(dòng)電路及存儲(chǔ)器

在審

• 申請(qǐng)?zhí)枺?/td>: 201910981694.4
• 申請(qǐng)日: 2019-10-16
• 公開（公告）號(hào): CN112669890A
• 公開（公告）日: 2021-04-16
• 發(fā)明（設(shè)計(jì)）人: 許艷
• 申請(qǐng)（專利權(quán)）人: 長(zhǎng)鑫存儲(chǔ)技術(shù)有限公司
• 主分類號(hào): G11C11/4076
• 分類號(hào): G11C11/4076;G11C7/22
• 代理公司: 上海盈盛知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31294
• 代理人: 孫佳胤;高翠花

本發(fā)明提供一種輸出驅(qū)動(dòng)電路及存儲(chǔ)器，所述輸出驅(qū)動(dòng)電路在信號(hào)輸入端及信號(hào)輸出端之間設(shè)置上拉預(yù)放大單元及下拉預(yù)放大單元，所述上拉預(yù)放大單元及下拉預(yù)放大單元對(duì)正輸入信號(hào)與負(fù)輸入信號(hào)的占空比進(jìn)行調(diào)整，使得信號(hào)輸出端的輸出信號(hào)與信號(hào)輸入端的輸入信號(hào)的占空比相同，避免了在不同輸出電壓情況下，由于輸出阻抗不匹配而導(dǎo)致的輸出信號(hào)占空比偏離，影響信號(hào)質(zhì)量的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及一種輸出驅(qū)動(dòng)電路及存儲(chǔ)器。

背景技術(shù)

LPDDR4(Low Power Double Data Rate SDRAM 4)和LPDDR4X的應(yīng)用中，都是采用了LVSTL(Low Voltage Swing Terminated Logic)的高速接口標(biāo)準(zhǔn)。LPDDR4JEDEC標(biāo)準(zhǔn)中輸出信號(hào)幅度可以設(shè)置成VDDQ/3或者是VDDQ/2，傳統(tǒng)的設(shè)計(jì)中會(huì)把整個(gè)預(yù)放大級(jí)的信號(hào)占空比設(shè)計(jì)為50％，但是由于輸出幅度為VDDQ/3時(shí)，上下阻抗不對(duì)稱，這樣最終輸出級(jí)的輸出信號(hào)占空比就會(huì)偏離50％很多，從而影響高速信號(hào)傳輸?shù)馁|(zhì)量，減少輸入接收端的信號(hào)容限。另外，隨著工藝溫度電壓的變化，也會(huì)引起最終輸出級(jí)的輸出信號(hào)占空比的偏離。

因此，亟需一種能夠避免輸出信號(hào)占空比偏離的輸出驅(qū)動(dòng)電路。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種輸出驅(qū)動(dòng)電路及存儲(chǔ)器，其能夠避免在不同輸出電壓情況下，由于輸出阻抗不匹配而導(dǎo)致的輸出信號(hào)占空比偏離，影響信號(hào)質(zhì)量的問題。

為了解決上述問題，本發(fā)明提供了一種輸出驅(qū)動(dòng)電路，其包括至少一驅(qū)動(dòng)模塊，所述驅(qū)動(dòng)模塊包括：信號(hào)輸入端，輸入一控制信號(hào)和一具有預(yù)設(shè)占空比的輸入信號(hào)，所述輸入信號(hào)包括互補(bǔ)的正輸入信號(hào)及負(fù)輸入信號(hào)；上拉NMOS管，其漏極與電源電壓連接；上拉電阻，其第一端與所述上拉NMOS管的源極連接；上拉預(yù)放大單元，所述上拉預(yù)放大單元的輸入端接所述信號(hào)輸入端，所述上拉預(yù)放大單元的輸出端接所述上拉NMOS管的柵極，所述上拉預(yù)放大單元將所述信號(hào)輸入端的正輸入信號(hào)放大并改變占空比后輸出一第一輸出信號(hào)，所述第一輸出信號(hào)具有第一占空比，所述第一占空比比所述預(yù)設(shè)占空比增大一設(shè)定值；下拉NMOS管，其源極接地；下拉電阻，其第二端與所述下拉NMOS管的漏極連接；下拉預(yù)放大單元，所述下拉預(yù)放大單元的輸入端接所述信號(hào)輸入端，所述下拉預(yù)放大單元的輸出端接所述下拉NMOS管的柵極，所述下拉預(yù)放大單元將所述信號(hào)輸入端的負(fù)輸入信號(hào)放大并改變占空比后輸出第二輸出信號(hào)，所述第二輸出信號(hào)具有一第二占空比，所述第二占空比比所述預(yù)設(shè)占空比減小所述設(shè)定值；信號(hào)輸出端，與所述上拉電阻的第二端及所述下拉電阻的第一端連接，輸出第三輸出信號(hào)，所述第三輸出信號(hào)具有一第三占空比，所述第三占空比與所述預(yù)設(shè)占空比相等。

進(jìn)一步，所述上拉預(yù)放大單元包括至少一占空比調(diào)整單元一及至少一占空比控制單元一，所述占空比調(diào)整單元一的輸入端接所述正輸入信號(hào)，所述占空比控制單元一的輸入端接控制信號(hào)，所述占空比控制單元一的輸出端連接所述占空比調(diào)整單元一并可以調(diào)節(jié)所述占空比調(diào)整單元一的輸出信號(hào)占空比的大小。

進(jìn)一步，所述占空比調(diào)整單元一包括至少一反相器組，所述反相器組包括串聯(lián)的第一反相器及第二反相器，所述第一反相器包括多個(gè)并聯(lián)的PMOS管組成的第一PMOS管陣列及多個(gè)并聯(lián)的NMOS管組成的第一NMOS管陣列，所述第二反相器包括多個(gè)并聯(lián)的PMOS管組成的第二PMOS管陣列及多個(gè)并聯(lián)的NMOS管組成的第二NMOS管陣列；所述占空比控制單元一輸出一第一占空比控制信號(hào)至所述第一反相器的輸入端；所述第一反相器根據(jù)所述第一占空比控制信號(hào)及所述正輸入信號(hào)調(diào)整所述第一PMOS管陣列中的PMOS管導(dǎo)通的數(shù)量及第一NMOS管陣列中NMOS管導(dǎo)通的數(shù)量，并輸出一第一反相器輸出信號(hào)，所述第二反相器接收所述第一反相器輸出信號(hào)，以使所述第一輸出信號(hào)的第一占空比比所述預(yù)設(shè)占空比增大所述設(shè)定值。