[發(fā)明專利]無濾波的數(shù)字鎖相環(huán)有效
| 申請(qǐng)?zhí)枺?/td> | 201910980774.8 | 申請(qǐng)日: | 2019-10-15 |
| 公開(公告)號(hào): | CN111049517B | 公開(公告)日: | 2023-10-24 |
| 發(fā)明(設(shè)計(jì))人: | A·R·斯拜爾 | 申請(qǐng)(專利權(quán))人: | 美國(guó)亞德諾半導(dǎo)體公司 |
| 主分類號(hào): | H03L7/087 | 分類號(hào): | H03L7/087;H03L7/091;H03L7/099;H03L7/18 |
| 代理公司: | 中國(guó)貿(mào)促會(huì)專利商標(biāo)事務(wù)所有限公司 11038 | 代理人: | 張丹 |
| 地址: | 美國(guó)馬*** | 國(guó)省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 濾波 數(shù)字 鎖相環(huán) | ||
1.一種適用于避免環(huán)路帶寬權(quán)衡的數(shù)字鎖相環(huán)(DPLL)電路,該電路包括:
頻率維度頻率檢測(cè)器,具有外部頻率輸入和反饋頻率輸入,所述頻率維度頻率檢測(cè)器包括測(cè)量所述外部頻率輸入和所述反饋頻率輸入之間的頻率差并驅(qū)動(dòng)脈沖信號(hào)的電路,其中如果差為正則所述脈沖信號(hào)為第一種類,如果差為負(fù)則所述脈沖信號(hào)為第二種類;和
數(shù)控振蕩器(NCO),包括驅(qū)動(dòng)輸出時(shí)鐘和響應(yīng)所述脈沖信號(hào)來調(diào)節(jié)所述輸出時(shí)鐘頻率的電路,其中NCO的輸出提供所述頻率維度頻率檢測(cè)器的反饋頻率輸入。
2.權(quán)利要求1所述的DPLL電路,其中所述頻率維度頻率檢測(cè)器包括用于確定NCO計(jì)數(shù)器已纏繞的包裹檢測(cè)器。
3.權(quán)利要求1所述的DPLL電路,其中所述第一種類是正并且所述第二種類是負(fù)。
4.權(quán)利要求1所述的DPLL電路,其中測(cè)量差的電路包括積分器以提供增量控制器。
5.權(quán)利要求1所述的DPLL電路,還包括相位調(diào)整NCO電路,以相對(duì)于所述外部頻率輸入來調(diào)整所述輸出時(shí)鐘的相位。
6.權(quán)利要求5所述的DPLL電路,其中相位調(diào)整NCO被配置為相對(duì)于所述外部頻率輸入將所述輸出時(shí)鐘調(diào)整為180度。
7.權(quán)利要求1所述的DPLL電路,其中所述頻率維度頻率檢測(cè)器被配置為提供可配置的增益k。
8.權(quán)利要求7所述的DPLL電路,其中所述頻率維度頻率檢測(cè)器在初始化模式下以增益k0操作,并且還包括1∶1檢測(cè)電路,以確定所述輸出時(shí)鐘的頻率與n個(gè)周期的外部輸入的頻率匹配并且將增益減小到k1。
9.權(quán)利要求8所述的DPLL電路,還包括設(shè)置成在k0和k1之間逐漸調(diào)整的平均濾波器。
10.權(quán)利要求7所述的DPLL電路,還包括鎖定檢測(cè)電路,用于確定所述輸出時(shí)鐘被鎖定到外部輸入。
11.權(quán)利要求7所述的DPLL電路,還包括控制輸入以調(diào)整k。
12.權(quán)利要求1所述的DPLL電路,還包括位選擇電路,以提供所述輸出時(shí)鐘的倍數(shù)或分?jǐn)?shù)。
13.權(quán)利要求1所述的DPLL電路,還包括重定時(shí)器,以便以本地時(shí)鐘頻率對(duì)所述外部輸入進(jìn)行采樣。
14.一種知識(shí)產(chǎn)權(quán)(IP)塊,包括權(quán)利要求1所述的DPLL電路。
15.一種集成電路,包括權(quán)利要求1所述的DPLL。
16.一種用于將外部信號(hào)重新計(jì)時(shí)到本地時(shí)鐘的采樣率轉(zhuǎn)換器(SRC),包括:
輸入端口,被配置為從具有第一時(shí)鐘速率的第一時(shí)鐘接收輸入數(shù)據(jù);
信號(hào)調(diào)節(jié)電路,被配置為從具有第二時(shí)鐘速率的第二時(shí)鐘操作;和
鎖相環(huán)(PLL),包括:
頻率檢測(cè)器,具有用于接收所述第一時(shí)鐘的輸入端口和用于接收所述第二時(shí)鐘的反饋端口,所述頻率檢測(cè)器包括用于測(cè)量所述第一時(shí)鐘速率和所述第二時(shí)鐘速率之間的頻率差并驅(qū)動(dòng)脈沖的構(gòu)件,其中如果差為正則脈沖信號(hào)為正(“向上”),如果差為負(fù)則脈沖信號(hào)為負(fù)(“向下”);和
數(shù)控振蕩器(NCO),被配置為響應(yīng)于所述脈沖調(diào)節(jié)所述第二時(shí)鐘頻率,其中NCO的輸出提供所述第二時(shí)鐘。
17.權(quán)利要求16所述的SRC,其中SRC是異步SRC。
18.權(quán)利要求16所述的SRC,其中SRC是雙向SRC。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于美國(guó)亞德諾半導(dǎo)體公司,未經(jīng)美國(guó)亞德諾半導(dǎo)體公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910980774.8/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H03L 電子振蕩器或脈沖發(fā)生器的自動(dòng)控制、起振、同步或穩(wěn)定
H03L7-00 頻率或相位的自動(dòng)控制;同步
H03L7-02 .應(yīng)用由無源頻率確定元件組成的鑒頻器的
H03L7-06 .應(yīng)用加到頻率或相位鎖定環(huán)上的基準(zhǔn)信號(hào)的
H03L7-24 .應(yīng)用直接加在發(fā)生器上的基準(zhǔn)信號(hào)的
H03L7-26 .應(yīng)用分子、原子或亞原子粒子的能級(jí)作為頻率基準(zhǔn)的
H03L7-07 ..應(yīng)用幾個(gè)環(huán)路,例如,用于產(chǎn)生冗余時(shí)鐘信號(hào)
- 使用逆空間濾波的數(shù)字圖像重建
- 數(shù)字版權(quán)管理交易系統(tǒng)
- 一種數(shù)字證書自動(dòng)申請(qǐng)方法和裝置及系統(tǒng)
- 用于數(shù)字記憶練習(xí)的數(shù)學(xué)教具
- 一種數(shù)字種類的確定方法及裝置
- 數(shù)字資產(chǎn)編碼方法
- 數(shù)字證書管理方法及設(shè)備
- 數(shù)字媒體水印處理方法、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 數(shù)字亞克力標(biāo)牌
- 一種基于區(qū)塊鏈的數(shù)字資產(chǎn)交易方法、裝置及存儲(chǔ)介質(zhì)





