[發明專利]存儲器裝置及其制造方法

在審

• 申請號: 201910977809.2
• 申請日: 2019-10-15
• 公開（公告）號: CN112614840A
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 楊怡箴;張耀文;吳冠緯
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11568
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種存儲器裝置及其制造方法，存儲器裝置包含半導體襯底、疊層結構、電荷存儲結構、勢壘層、隧穿層及半導體層。疊層結構配置在半導體襯底的主表面上，且包含彼此交替疊層的多個導電層及多個絕緣層。電荷存儲結構包含多個彎折存儲結構或多個分離的存儲區段，彎折存儲結構或分離的存儲區段與導電層的側壁相對，其中各彎折存儲結構或各分離的存儲區段，在平行主表面的一方向上實際上對準對應的導電層。勢壘層至少有一局部夾置在導電層與彎折存儲結構之間或者導電層與分離的存儲區段之間。隧穿層配置在彎折存儲結構上或分離的存儲區段上。導體層配置在隧穿層上。

技術領域

本發明關于一種半導體結構及其制造方法。更具體地，本發明涉及一種具有受限的電荷存儲結構的存儲器裝置及制造存儲器裝置的方法。

背景技術

半導體集成電路(IC)產業經歷了快速發展。集成電路制造技術的進步已經產生了數個世代的集成電路，而且每一世代都比上一世代制造出產品更小更復雜的電路。目前已經開發出幾種先進的技術來實現較更小的特征尺寸，這些技術用于制造諸如閃存之類的存儲裝置。然而，存儲裝置中的存儲單元的結構及其工藝并非在所有方面都令人完全滿意。例如，存儲層中的電荷有可能移動到相鄰的存儲單元。因此，本發明的其中一個優勢是提供上述相關問題的解決方案。

發明內容

本發明的一形式是提供一種存儲器裝置。此存儲器裝置包含一半導體襯底、一疊層結構、一電荷存儲結構、一勢壘層、一隧穿層、以及一半導體層。半導體襯底具有一主表面。疊層結構配置在半導體襯底的主表面上，且包含彼此交替疊層的多個導電層及多個絕緣層。電荷存儲結構包含多個彎折存儲結構或多個分離的存儲區段，彎折存儲結構或分離的存儲區段與導電層的側壁相對，其中各彎折存儲結構或各分離的存儲區段，在平行主表面的一方向上實際上對準對應的導電層。勢壘層至少有一局部夾置在導電層與彎折存儲結構之間或者導電層與分離的存儲區段之間。隧穿層配置在彎折存儲結構上或分離的存儲區段上。導體層配置在隧穿層上。

在某些實施方式中，電荷存儲結構包含彎折存儲結構，且導電層的側壁相對于絕緣層的側壁凹陷，以定義出多個凹部，彎折存儲結構容置在凹部中。

在某些實施方式中，電荷存儲結構包含彎折存儲結構，且絕緣層的側壁相對于導電層的側壁凹陷，以定義出多個凹部；其中電荷存儲結構還包含多個連接部，各連接部連接彎折存儲結構中的相鄰兩者，且連接部容置在凹部中。

在某些實施方式中，電荷存儲結構包含分離的存儲區段，且導電層的側壁相對于絕緣層的側壁凹陷，以定義出多個凹部，分離的存儲區段容置在凹部中。

在某些實施方式中，電荷存儲結構包含分離的存儲區段，且導電層的側壁相對于絕緣層的多個側壁凹陷，以定義出多個凹部，凹部容置分離的存儲區段，其中部分的隧穿層及部分的半導體層位于凹部中。

在某些實施方式中，電荷存儲結構包含分離的存儲區段，且各分離的存儲區段包含一垂直部以及兩凸緣，垂直部面對所對應的導電層的側壁，所述兩凸緣從垂直部延伸出并朝向對應的導電層。

本發明的另一形式是提供一種制造存儲器裝置的方法。此方法包含以下步驟：形成一疊層結構，疊層結構包含彼此交替疊層的多個選擇性功能層及多個絕緣層，選擇性功能層及絕緣層具有各自的側壁；使選擇性功能層的側壁或絕緣層的側壁凹陷，以形成多個凹部；按照順序形成一勢壘層以及一電荷存儲層覆蓋選擇性功能層的側壁及絕緣層的側壁，其中勢壘層及電荷存儲層填充各凹部的局部，從而在各凹部中形成一剩余空間；形成一隧穿層于電荷存儲層上；以及形成一半導體層于隧穿層上。

在某些實施方式中，使選擇性功能層的側壁或絕緣層的側壁凹陷包含刻蝕選擇性功能層的側壁，以形成凹部，其中形成半導體層包含使半導體層填滿剩余空間，從而讓半導體層在剩余空間中形成多個角。

在某些實施方式中，使選擇性功能層的側壁或絕緣層的側壁凹陷包含刻蝕絕緣層的側壁，以形成凹部。