[發(fā)明專利]一種芯片封裝方法及封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201910977524.9
• 申請日: 2019-10-15
• 公開（公告）號: CN110690165B
• 公開（公告）日: 2020-06-02
• 發(fā)明（設(shè)計）人: 李林萍;盛荊浩;江舟
• 申請（專利權(quán)）人: 杭州見聞錄科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/78;H01L23/48;H03H3/02;H03H3/08;H03H9/54;H03H9/64
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 溫可睿

本申請?zhí)峁┮环N芯片封裝方法及芯片封裝結(jié)構(gòu)，通過在晶圓的焊墊上設(shè)置鈍化層，然后在鈍化層上形成第一鍵合層，在基板上形成第二鍵合層，通過第一鍵合層和第二鍵合層的鍵合，將基板和晶圓鍵合封裝在一起，由于焊墊和鍵合層之間設(shè)置有鈍化層，鈍化層使得焊墊僅作為導(dǎo)電結(jié)構(gòu)，而不作為鍵合層使用，從而能夠在焊墊上方，且避開鍵合層的位置，設(shè)置硅通孔，將晶圓和基板之間的功能電路區(qū)電性連接至芯片封裝結(jié)構(gòu)外部，也即將硅通孔設(shè)置在焊墊上方，無需設(shè)置銅柱，占用功能電路區(qū)的面積，從而提高了功能電路區(qū)的使用面積，在芯片體積縮小時，避免功能電路區(qū)隨之縮小，進而保證了芯片的電路性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件制作技術(shù)領(lǐng)域，尤其涉及一種芯片封裝方法及封裝結(jié)構(gòu)。

背景技術(shù)

在半導(dǎo)體芯片封裝過程中，通常使用到晶圓鍵合工藝，通過鍵合材質(zhì)，將兩個制作好的晶圓鍵合在一起，為了將鍵合在一起的晶圓上的功能電路連接到外部，實現(xiàn)信號的傳遞，現(xiàn)有技術(shù)中通過各種方式實現(xiàn)。

隨著半導(dǎo)體器件的體積逐漸減小，TSV(Through Silicon Vias，硅穿孔)技術(shù)逐漸成為主流技術(shù)。如圖1所示，為現(xiàn)有技術(shù)中采用TSV形成的聲表面波濾波器的芯片封裝結(jié)構(gòu)示意圖；晶圓01和封裝基板02通過鍵合膠03鍵合在一起，然后通過硅通孔中填充導(dǎo)電物質(zhì)04和銅柱05將電路中的結(jié)構(gòu)連接到芯片外，再通過植球形成完整的濾波器芯片。

但是，隨著芯片體積縮小，上述結(jié)構(gòu)中電路結(jié)構(gòu)也需要跟著縮小，無法保證電路性能。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種芯片封裝方法及封裝結(jié)構(gòu)，以解決現(xiàn)有技術(shù)中受充電樁或充電插座等充電設(shè)施限制的充電方式無法滿足人們需求的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種芯片封裝方法，包括：

提供晶圓，所述晶圓包括相對設(shè)置的第一表面和第二表面，所述晶圓的第一表面上至少形成有兩個功能電路區(qū)和位于所述功能電路區(qū)周圍的多個焊墊；

在所述焊墊上形成鈍化層；

在所述鈍化層上形成第一鍵合層；

提供基板，所述基板包括相對設(shè)置的第三表面和第四表面，所述基板的第三表面內(nèi)形成有第二鍵合層；

將所述第一鍵合層與所述第二鍵合層鍵合，使得所述第三表面與所述鈍化層背離所述晶圓的表面貼合在一起；

減薄所述基板得到減薄后基板；

制作開孔，所述開孔至少依次貫穿所述基板、所述鈍化層，暴露出所述焊墊；

填充所述開孔；

沿相鄰所述焊墊之間的區(qū)域進行切割，形成多個芯片封裝結(jié)構(gòu)。

優(yōu)選地，所述在所述鈍化層上形成第一鍵合層，具體包括：

在所述鈍化層上開設(shè)第一凹槽；

采用鑲嵌式工藝填充所述第一凹槽，形成所述第一鍵合層，所述第一鍵合層背離所述鈍化層的表面與所述鈍化層背離所述焊墊的表面齊平。

優(yōu)選地，在形成所述第一鍵合層后，還包括：

平坦化所述第一鍵合層和所述鈍化層的表面，使得所述第一鍵合層和所述鈍化層的表面齊平。

優(yōu)選地，所述提供基板，所述基板包括相對設(shè)置的第三表面和第四表面，所述基板的第三表面內(nèi)形成有第二鍵合層，具體包括：

提供基板基體，所述基板基體包括相對設(shè)置的第三表面和第四表面；

在所述第三表面開設(shè)第二凹槽；