[發明專利]制造集成電路的方法以及由該方法制造的集成電路

在審

• 申請號: 201910976808.6
• 申請日: 2019-10-15
• 公開（公告）號: CN111106006A
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 托尼·威爾比;史蒂夫·伯吉斯
• 申請（專利權）人: SPTS科技有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 章蕾

本發明涉及一種用于制造集成電路的方法以及由該方法制造的集成電路。在集成電路制造工藝過程中去除金屬互連層的多余金屬的方法包括以下步驟：使用包含惰性氣體的等離子體，等離子體蝕刻所述金屬互連層的多余金屬部分一段蝕刻持續時間。該方法還包括在完全去除多余金屬部分之前并因此在其上形成有金屬互連的電介質表面變得完全暴露之前，停止蝕刻工藝。隨后使用第二蝕刻步驟去除包括多余金屬的殘留物的剩余多余金屬部分。

技術領域

本發明涉及一種用于制造集成電路的方法。具體地，本發明涉及在集成電路制造過程中去除金屬互連層的多余金屬，其中，該金屬互連層設置在介電層和集成電路之間。

背景技術

參考附圖中的圖1，在許多先進的封裝工藝中，在電沉積銅柱10或銅再分布層(RDL)之前，使用物理氣相沉積法(PVD)形成凸塊下金屬(UBM)層。UBM通常包括阻擋層13，例如鈦(Ti)層、鈦-鎢合金(TiW)層或等效層，或例如，氮化鈦層和鈦層(TiN/Ti)的組合，以及在電鍍銅過程中承載電流的銅(Cu)籽晶層12。這些籽晶層沉積到有機電介質14上，該電介質通常是覆蓋襯底15的聚酰亞胺(PI)14或聚苯并噁唑(PBO)。電鍍工藝完成后，通過濕法蝕刻去除不需要的UBM部分，以電隔離新形成的結構。

常規地，使用銨蝕刻去除Cu籽晶層12，其中使用包括Cu(NH₃)4Cl₂、Cu(NH₃)2Cl、NH₃和NH₄Cl的堿性蝕刻劑。然后使用NH₃和水清潔所得到的包括CuO的化學制品。然而，該工藝沒有提供相對于側向蝕刻的垂直蝕刻的選擇性，因此導致不期望的銅結構寬度損失(圖2)。該問題限制了銅柱10尺寸的下限和間距。

在銅蝕刻之后，使用氫氟酸(HF)溶液濕法蝕刻阻擋層13(例如Ti)的暴露部分。可以看到，由于阻擋層的側向蝕刻，形成了底切11(圖2)。結果，整個結構被削弱并且可能分層，從而導致低產量和/或低可靠性。

在通過濕法蝕刻去除Ti/Cu籽晶12、13之后，由于所使用的蝕刻工藝的各向同性性質，減小了Cu柱寬度，并且Ti層13顯示出底切11。已知用各向異性干法蝕刻代替各向同性濕法蝕刻工藝可以解決上述問題，但是已經發現這種方法存在許多問題。

首先，業內眾所周知，由于沒有揮發性CuF_x或CuCl_x化合物的形成，因此無法使用標準的金屬蝕刻等離子體工藝成功地蝕刻Cu。然而，可以使用氬氣Ar干法蝕刻工藝來物理濺射銅籽晶12。由于由壓板偏壓引起的方向性，這種工藝在垂直方向上比在側向方向上蝕刻得更快，因此避免了上述問題。

為確保合適的器件功能，重要的是金屬表面應不含任何可能影響附著力的有機殘留物。同樣關鍵的是，PI 14或其他電介質應不含任何會導致線間泄漏電流增加的金屬殘留物。由于這個原因，通常采用過度蝕刻以確保充分蝕刻晶片的所有區域。當使用如下所述的濺射蝕刻工藝時，這些要求提出了特定的挑戰。

在蝕刻過程中，金屬將被濺射到電介質14的表面上，甚至可能被注入到電介質14中，在該電介質14中，注入的金屬將引起泄漏電流問題和可靠性問題。

在過度蝕刻期間，碳和氧將從暴露的電介質中釋放到工藝環境中，從而污染暴露的金屬表面。這種碳污染可能會造成問題，因為它將形成很難通過標準方法(例如O₂灰化)去除的金屬碳化物。在圖3至圖6中示出了說明這些問題的數據，這些數據與使用Ar濺射蝕刻以清除Ti/Cu籽晶層(包括50％的過度蝕刻)進行處理的樣品有關。圖4示出了顯著的碳污染(9.6％)。圖6示出了大量金屬(3％Ti，2％Cu)注入到了電介質中。

發明內容

本發明的一個目的是提供一種針對上述問題的技術方案。