[發明專利]制造集成電路的方法以及由該方法制造的集成電路

在審

• 申請號: 201910976808.6
• 申請日: 2019-10-15
• 公開（公告）號: CN111106006A
• 公開（公告）日: 2020-05-05
• 發明（設計）人: 托尼·威爾比;史蒂夫·伯吉斯
• 申請（專利權）人: SPTS科技有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 章蕾

1.一種用于在集成電路制造工藝過程中去除金屬互連層的多余金屬的方法，所述金屬互連層設置在介電層和集成電路之間，所述方法包括以下步驟：

使用包含惰性氣體的等離子體，等離子體蝕刻所述金屬互連層的多余金屬部分一段蝕刻持續時間，所述多余金屬部分設置在所述介電層的表面上；

控制所述蝕刻持續時間，以在從所述介電層上完全去除所述多余金屬部分之前停止所述等離子體蝕刻；

蝕刻剩余的多余金屬部分以從所述介電層上去除多余金屬的殘留物。

2.根據權利要求1所述的方法，其中，所述惰性氣體包括氬氣。

3.根據前述權利要求中任一項所述的方法，其中，所述蝕刻剩余的多余金屬部分包括濕法化學蝕刻。

4.根據權利要求1或2所述的方法，其中，所述蝕刻剩余的多余金屬部分包括化學干法蝕刻。

5.根據權利要求4所述的方法，其中，所述化學干法蝕刻包括使用碳氟化合物的蝕刻。

6.根據權利要求5所述的方法，其中，所述碳氟化合物包括四氟甲烷。

7.根據權利要求5或6所述的方法，其中，所述化學干法蝕刻包括使用氯的蝕刻。

8.根據前述權利要求中任一項所述的方法，其中，所述多余金屬部分包括設置在所述介電層上的一個或多個阻擋層和設置在所述一個或多個阻擋層上的銅層。

9.根據權利要求8所述的方法，其中，所述多余金屬的殘留物包括阻擋層殘留物。

10.根據前述權利要求中任一項所述的方法，還包括在所述蝕刻工藝期間動態計算所述蝕刻持續時間。

11.根據權利要求10所述的方法，其中，所述蝕刻持續時間在所述等離子體蝕刻期間檢測到所述介電層的表面時設定。

12.根據權利要求10所述的方法，其中，使用光學發射光譜法或二次離子質譜法來檢測所述介電層的表面。

13.根據權利要求1至9中任一項所述的方法，還包括在等離子體蝕刻之前計算所述蝕刻持續時間，其中，所述蝕刻持續時間基于所述多余金屬部分的已知蝕刻速率來計算。

14.根據前述權利要求中任一項所述的方法，其中，對所述多余金屬部分進行等離子體蝕刻的步驟包括：優先沿基本上橫穿所述金屬互連層的方向蝕刻所述多余金屬部分。

15.一種通過前述權利要求中任一項所述的方法獲得的集成電路。