[發明專利]一種制作高精度阻抗線路的方法

在審

• 申請號: 201910975143.7
• 申請日: 2019-10-14
• 公開（公告）號: CN110839319A
• 公開（公告）日: 2020-02-25
• 發明（設計）人: 尋瑞平;徐杰棟;楊勇;戴勇
• 申請（專利權）人: 珠海崇達電路技術有限公司;江門崇達電路技術有限公司
• 主分類號: H05K3/06
• 分類號: H05K3/06;H05K1/02
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 巫苑明

本發明公開了一種制作高精度阻抗線路的方法，包括以下步驟：在生產板上貼膜，并通過曝光和顯影形成線路圖形；將生產板置于水平噴淋蝕刻線上，利用水平噴淋蝕刻線上的下噴頭對生產板的下表面進行噴淋蝕刻；將生產板翻轉后置于水平噴淋蝕刻線上，利用水平噴淋蝕刻線上的下噴頭對生產板的另一表面進行噴淋蝕刻；通過退膜工序除去生產板上的膜，使線路裸露出來。本發明方法通過將現有技術的一次蝕刻方式改為兩次蝕刻，且兩次蝕刻均是利用蝕刻線中下噴頭分別噴淋蝕刻生產板的兩表面，避免噴淋蝕刻由于“水池效應”導致板面不同位置及正反面阻抗線寬差異的問題，從而可提高線路的線寬精度，進而提高線路的阻抗值精度。

技術領域

本發明涉及印制線路板制作技術領域，具體涉及一種制作高精度阻抗線路的方法。

背景技術

印制電路板(PCB)通過在一類覆銅箔芯板上涂覆干膜/濕膜、曝光、顯影、蝕刻等工藝形成線路，并經壓合、鉆孔、沉銅、電鍍等后續工序形成的各層電氣互連的電子部件。PCB自從被人類發明應用以來，即迅速在電子工業中占據了絕對控制的地位，成為電子信息產業發展的基礎。

眾所周知，導線中傳導交流電時，會遭遇阻力，稱為阻抗。對PCB而言，是指在高頻信號之下，某一線路層傳輸的能量所遭遇的阻力以及受到其最接近的相關層的信號傳輸的阻力的總和稱之為PCB阻抗。為滿足PCB高速信號的傳輸，必須提高傳輸信號的頻率，如果線路各處寬度、厚薄不一，將會造成阻抗值發生變化，使其出現信號失真，因此PCB阻抗值應當控制在某一范圍之內，稱為阻抗控制。常規PCB用于一般的信號傳輸，一般要求線路阻抗控制在±10％，而高頻高速PCB主要應用于通信基站、超級計算機等大數據信息傳輸設備，要求設計高精度信號線路，對阻抗要求極其嚴格，要求阻抗公差控制在±5％。常規PCB內層線路通過酸性蝕刻進行制作，典型工藝流程包括：開料→內層圖形→內層蝕刻→線寬測量→內層AOI→棕化→壓合→后工序。常見的蝕刻工藝包括浸泡蝕刻，即將PCB在蝕刻藥水中浸泡一段時間，完成線路蝕刻；噴淋蝕刻，PCB依次水平經過上下噴淋的顯影、蝕刻、退膜液而完成線路制作。

浸泡蝕刻為PCB行業早期的蝕刻工藝，PCB直接浸泡在蝕刻藥水中，浸泡蝕刻由于接觸銅面的蝕刻液更新慢，需要時間很長，同時由于PCB是豎直浸泡，其下部分面積是先入后出，接觸藥水的時間始終大于上部分，因此豎直方向不同位置蝕刻時間不一致，蝕刻均勻性存在較大差異，從效率、品質方面不能滿足高精度阻抗線路的要求。

DES蝕刻線為上下噴淋的水平線，依次經過上下噴淋的顯影、蝕刻、退膜液而完成線路制作，這種工藝由于存在“水池效應”，上板面會有蝕刻液積存不易排走而阻礙了新鮮蝕刻液的補充，致使新鮮的蝕刻液無法有效地打在待蝕刻銅面上，導致接受上下噴淋液的上板面的蝕刻速率明顯低于接受下上噴淋的下板面，這些使得線路線寬不受控，線路阻抗公差只能滿足±10％，無法滿足±5％的標準。

發明內容

本發明針對上述現有的技術缺陷，提供一種制作高精度阻抗線路的方法，該方法通過優化蝕刻工藝流程，實現了高精度阻抗線路的制作。

為了解決上述技術問題，本發明提供了一種制作高精度阻抗線路的方法，包括以下步驟：

S1、在生產板上貼膜，并通過曝光和顯影形成線路圖形；

S2、將生產板置于水平噴淋蝕刻線上，利用水平噴淋蝕刻線上的下噴頭對生產板的下表面進行噴淋蝕刻；

S3、將生產板翻轉后置于水平噴淋蝕刻線上，利用水平噴淋蝕刻線上的下噴頭對生產板的另一表面進行噴淋蝕刻；

S4、通過退膜工序除去生產板上的膜，使線路裸露出來。

進一步的，步驟S1中，所述生產板的板面銅厚為0.5OZ。

進一步的，步驟S2和S3中，噴淋蝕刻時下噴頭的噴出壓力控制在1.5±0.5kg/cm²。