[發(fā)明專利]3D存儲器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201910972636.5
• 申請日: 2019-10-14
• 公開（公告）號: CN110676256B
• 公開（公告）日: 2023-08-08
• 發(fā)明（設(shè)計(jì)）人: 謝柳群;楊川;許波;殷姿
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/27;H10B43/35;H10B43/27
• 代理公司: 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 11449
• 代理人: 蔡純;高青

1.一種3D存儲器件，其特征在于，包括：

襯底；

位于所述襯底上方的柵疊層結(jié)構(gòu)，所述柵疊層結(jié)構(gòu)包括交替堆疊的多個(gè)柵極導(dǎo)體和多個(gè)層間絕緣層；

貫穿所述柵疊層結(jié)構(gòu)的多個(gè)溝道柱；以及

貫穿所述柵疊層結(jié)構(gòu)的導(dǎo)電通道，所述導(dǎo)電通道形成于貫穿所述柵疊層結(jié)構(gòu)的柵線縫隙中，所述柵線縫隙的底面形狀與所述導(dǎo)電通道的底面形狀相匹配，

其中，采用干法蝕刻工藝形成貫穿所述柵疊層結(jié)構(gòu)的所述柵線縫隙，采用軟蝕刻工藝處理所述柵線縫隙的底面，使得所述柵線縫隙的至少部分底面為曲面，從而所述導(dǎo)電通道的至少部分底面為曲面。

2.根據(jù)權(quán)利要求1所述的3D存儲器件，其特征在于，所述導(dǎo)電通道的底面為錐面。

3.根據(jù)權(quán)利要求1所述的3D存儲器件，其特征在于，所述導(dǎo)電通道延伸至所述襯底，在所述襯底與所述導(dǎo)電通道的底面相應(yīng)的位置具有摻雜區(qū)，所述摻雜區(qū)使得所述導(dǎo)電通道與所述襯底電連接。

4.根據(jù)權(quán)利要求1或3所述的3D存儲器件，其特征在于，所述多個(gè)溝道柱經(jīng)由所述導(dǎo)電通道連接至源線。

5.根據(jù)權(quán)利要求1或3所述的3D存儲器件，其特征在于，還包括：位于所述襯底中的CMOS電路，所述導(dǎo)電通道提供所述CMOS電路與外部電路之間的電連接。

6.一種3D存儲器件的制造方法，其特征在于，包括：

形成位于襯底上方的柵疊層結(jié)構(gòu)，所述柵疊層結(jié)構(gòu)包括交替堆疊的多個(gè)柵極導(dǎo)體和多個(gè)層間絕緣層；

形成貫穿所述柵疊層結(jié)構(gòu)的柵線縫隙；

形成貫穿所述柵疊層結(jié)構(gòu)的多個(gè)溝道柱；

形成貫穿所述柵疊層結(jié)構(gòu)的導(dǎo)電通道，所述導(dǎo)電通道形成于所述柵線縫隙中，所述柵線縫隙的底面形狀與所述導(dǎo)電通道的底面形狀相匹配，

其中，采用干法蝕刻工藝形成貫穿所述柵疊層結(jié)構(gòu)的所述柵線縫隙，采用軟蝕刻工藝處理所述柵線縫隙的底面，使得所述柵線縫隙的至少部分底面為曲面，從而所述導(dǎo)電通道的至少部分底面為曲面。

7.根據(jù)權(quán)利要求6所述的制造方法，其特征在于，形成所述柵疊層結(jié)構(gòu)的方法包括：

形成位于所述襯底上方的絕緣疊層結(jié)構(gòu)，所述柵疊層結(jié)構(gòu)包括交替堆疊的多個(gè)犧牲層和多個(gè)層間絕緣層；以及

將所述絕緣疊層結(jié)構(gòu)中的多個(gè)犧牲層置換成多個(gè)柵極導(dǎo)體，形成柵疊層結(jié)構(gòu)。

8.根據(jù)權(quán)利要求6所述的制造方法，其特征在于，在形成所述柵線縫隙后，還包括：經(jīng)由所述柵線縫隙的底面對所述襯底進(jìn)行離子注入，以形成摻雜區(qū)。

9.根據(jù)權(quán)利要求6所述的制造方法，其特征在于，還包括：形成與所述導(dǎo)電通道連接的源極，所述多個(gè)溝道柱經(jīng)由所述導(dǎo)電通道連接至所述源極。