[發(fā)明專利]電子封裝件及其制法

在審

• 申請?zhí)枺?/td>: 201910972580.3
• 申請日: 2019-10-14
• 公開（公告）號: CN112563215A
• 公開（公告）日: 2021-03-26
• 發(fā)明（設計）人: 張宏達;丁俊彰;陳麒任
• 申請（專利權）人: 矽品精密工業(yè)股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件及其制法，其在設于承載結構上的多個電子元件之間的間隙中形成填充材，以作為間隔部，且令該間隔部具有凹槽以作為應力緩沖區(qū)，避免該多個電子元件因應力集中而發(fā)生破裂的問題。

技術領域

本發(fā)明有關一種半導體裝置，尤指一種電子封裝件及其制法。

背景技術

隨著電子產業(yè)的發(fā)達，現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術也隨之開發(fā)出不同的封裝型態(tài)。為滿足半導體裝置的高集成度(Integration)以及微型化(Miniaturization)需求，除傳統(tǒng)打線式(Wire bonding)的半導體封裝技術外，業(yè)界主要經由覆晶(Flip chip)方式，以提升半導體裝置的布線密度。

圖1為現有覆晶式封裝結構1的剖視示意圖。如圖1所示，先將一半導體芯片11經由多個焊錫凸塊13結合至一封裝基板10上，再回焊該焊錫凸塊13。接著，形成底膠14于該半導體芯片11與該封裝基板10之間，以包覆所述焊錫凸塊13。

然而，現有覆晶式封裝結構1中，于封裝時，該底膠14可能會形成于該半導體芯片的角落處或非作用面的邊緣，且該底膠14相對楊氏系數大，致使該半導體芯片11的內部應力增高，造成該半導體芯片11的應力集中，導致破裂發(fā)生，而使該覆晶式封裝結構1的可靠度不佳。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發(fā)明內容

鑒于上述現有技術的種種缺陷，本發(fā)明提供一種電子封裝件及其制法，可避免多個電子元件因應力集中而發(fā)生破裂的問題。

本發(fā)明的電子封裝件，包括：承載結構；第一電子元件與第二電子元件，其間隔設置于該承載結構上，以令該第一電子元件與該第二電子元件之間形成有一間隙；填充材，其形成于該間隙中以作為間隔部，其中，該間隔部具有凹槽；以及作用層，其形成于該凹槽中。

本發(fā)明還提供一種電子封裝件的制法，包括：將第一電子元件與第二電子元件間隔設置于承載結構上，使該第一電子元件與該第二電子元件之間形成有一間隙；形成填充材于該間隙中，以令該填充材作為間隔部，其中，該令間隔部形成有凹槽；以及形成作用層于該凹槽中。

前述的電子封裝件及其制法中，該第一電子元件及第二電子元件電性連接該承載結構。

前述的電子封裝件及其制法中，該第一電子元件與該第二電子元件為相同或不同類型。

前述的電子封裝件及其制法中，該第一電子元件與該第二電子元件的上表面齊平該作用層的上表面。

前述的電子封裝件及其制法中，該第一電子元件與該第二電子元件的上表面齊平該間隔部的上表面。

前述的電子封裝件及其制法中，該凹槽的寬度由槽口至槽底呈一致。

前述的電子封裝件及其制法中，該凹槽的寬度由槽口至槽底不一致。

前述的電子封裝件及其制法中，該填充材還形成于該承載結構與該第一電子元件之間及該承載結構與該第二電子元件之間。

前述的電子封裝件及其制法中，該作用層的楊氏系數小于該填充材的楊氏系數。

前述的電子封裝件及其制法中，該凹槽的側壁延伸至該第一電子元件及/或第二電子元件。

由上可知，本發(fā)明的電子封裝件及其制法中，主要經由位于該第一電子元件與第二電子元件之間的填充材中形成有凹槽，以令間隔部作為應力緩沖區(qū)，故相比于現有技術，本發(fā)明能有效避免該第一電子元件及第二電子元件因應力集中而發(fā)生破裂的問題。

附圖說明

圖1為現有覆晶式封裝結構的剖面示意圖；

圖2A至圖2D為本發(fā)明的電子封裝件的制法的剖視示意圖；