[發明專利]半導體器件及其制作方法

在審

• 申請號: 201910967723.1
• 申請日: 2019-10-12
• 公開（公告）號: CN110690164A
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 張春艷;孫鵬;李恒甫;包焓;曹立強
• 申請（專利權）人: 上海先方半導體有限公司;華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 張靜

本發明公開了一種半導體器件及其制作方法，本發明技術方案對半導體襯底的第二表面進行減薄處理后，對所述第二表面進行化學機械研磨處理，這樣，通過機械研磨結合化學研磨的方法，可以同時研磨去除半導體襯底、TSV結構的第一絕緣介質層以及導電柱，使得露出的導電柱和研磨后的第二表面齊平，各個導電柱的高度齊平，當在經過化學機械研磨處理后的第二表面形成圖形化的第二絕緣介質層，由于各個導電柱相對于所述第二絕緣介質層的高度也是一致的，避免了現有技術中導電柱露出高度不一致的問題。

技術領域

本發明涉及半導體器件制作工藝技術領域，更具體的說，涉及一種半導體器件及其制作方法。

背景技術

隨著半導體技術的發展，集成電路的特征尺寸不斷縮小，器件互連密度不斷提高，傳統的二維封裝已經不能滿足業界的需求，因此基于硅通孔(Through，Silicon Via，簡稱TSV)垂直互連的層疊封裝方式以其短距離互連和高密度集成的關鍵技術優勢，成為封裝技術發展的主流方向。

TSV技術是通過在不同器件結構之間通過刻蝕或是激光鉆孔等方式制作垂直通孔，然后在垂直通孔內通過電鍍等方式沉積導電物質形成導電柱，實現電互連的技術。如果采用先通孔(Via-First)方法，由于通孔的深度要小于所在襯底的厚度，現有技術一般是對器件背面進行減薄處理后，通過刻蝕工藝在器件背面露出通孔內的導電柱，該方式會導致器件背面露出導電柱存在露出高度不一致的問題。

發明內容

有鑒于此，本申請提供了一種半導體器件及其制作方法，解決了TSV結構中導電柱露出高度不一致的問題，本發明技術方案如下：

一種半導體器件的制作方法，包括：

提供一具有TSV結構的半導體襯底，所述半導體襯底具有相對的第一表面和第二表面，所述TSV結構包括：位于所述第一表面的盲孔，所述盲孔的側壁以及底面具有第一絕緣介質層；填充所述盲孔的導電柱；

對所述第二表面進行減薄處理后，對所述第二表面進行化學機械研磨處理，露出所述導電柱；

經過所述化學機械研磨處理后，在所述第二表面形成圖形化的第二絕緣介質層，所述第二絕緣介質層露出所述導電柱。

優選的，在上述制作方法中，將所述第一表面與鍵合載片鍵合固定后，對所述第二表面進行減薄處理。

優選的，在上述制作方法中，形成圖形化的所述第二絕緣介質層后，還包括：

將所述半導體襯底與所述鍵合載片進行分離。

優選的，在上述制作方法中，形成圖形化的所述第二絕緣介質層的方法包括：

經過所述減薄處理后，形成覆蓋所述第二表面以及所述導電柱的所述第二絕緣介質層；

去除所述第二絕緣介質層覆蓋所述導電柱的部分，形成圖形化的所述第二絕緣介質層。

優選的，在上述制作方法中，所述第二絕緣介質層的為采用涂布方法形成在所述第二表面的感光有機絕緣層；

通過曝光工藝對所述第二絕緣介質層進行圖形化處理，以去除所述第二絕緣介質層覆蓋所述導電柱的部分。

優選的，在上述制作方法中，所述第二絕緣介質層為采用沉積方法形成在所述第二表面的無機介質層；

通過刻蝕工藝對所述第二絕緣介質層進行圖形化處理，以去除所述第二絕緣介質層覆蓋所述導電柱的部分。

優選的，在上述制作方法中，通過沉積方法，在所述第二表面形成一層所述無機介質層或多層層疊的所述無機介質層。

優選的，在上述制作方法中，所述半導體襯底的制作方法包括：

在所述第一表面形成盲孔；