[發明專利]一次性可編程(OTP)存儲器設備和測試OTP存儲器設備的方法

在審

• 申請號: 201910966830.2
• 申請日: 2019-10-11
• 公開（公告）號: CN111402946A
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 河旻烈
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C29/18
• 分類號: G11C29/18;G11C29/44
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李敬文

1.一種一次性可編程OTP存儲器設備，包括：

單元陣列電路，包括OTP單元陣列和虛設單元塊，其中所述OTP單元陣列包括耦合到多條位線、多條讀取字線和多條電壓字線的多個OTP存儲單元，并且所述虛設單元塊耦合到所述多條讀取字線和所述多條電壓字線；

行解碼器，通過所述多條讀取字線和所述多條電壓字線耦合到所述虛設單元塊和所述OTP單元陣列；

列解碼器，通過所述多條位線耦合到所述OTP單元陣列；

寫入感測電路，耦合到所述列解碼器；和

控制電路，被配置為基于命令和地址來控制所述單元陣列電路、所述行解碼器和所述寫入感測電路，

其中所述單元陣列電路還包括隔離電路，所述隔離電路被配置為響應于第一測試模式下的控制代碼，切斷從所述行解碼器傳輸到所述OTP單元陣列的第一電壓和第二電壓。

2.根據權利要求1所述的OTP存儲器設備，其中所述隔離電路包括多個單位隔離電路，并且所述多個單位隔離電路中的每一個耦合到所述讀取字線和所述電壓字線中的相應的讀取字線和電壓字線對，

其中所述單位隔離電路中耦合到由所述行解碼器選擇的所選讀取字線和電壓字線對的所選單位隔離電路被配置為：響應于所述控制代碼將所述第一電壓和所述第二電壓放電到地。

3.根據權利要求2所述的OTP存儲器設備，其中所述多個單位隔離電路中的第一單位隔離電路包括：

第一p溝道金屬氧化物半導體PMOS晶體管，在所述讀取字線中的第一讀取字線的第一節點處耦合到所述行解碼器，并且在所述第一讀取字線的第二節點處耦合到所述OTP單元陣列；

第一n溝道金屬氧化物半導體NMOS晶體管，與所述第一PMOS晶體管并聯耦合在所述第一讀取字線的第一節點和所述第一讀取字線的第二節點之間；

第二NMOS晶體管和第三NMOS晶體管，串聯耦合在所述第一讀取字線的第二節點和所述地之間；

第二PMOS晶體管，在所述電壓字線中的第一電壓字線的第一節點處耦合到所述行解碼器，并且在所述第一電壓字線的第二節點處耦合到所述OTP單元陣列；和

第四NMOS晶體管和第五NMOS晶體管，串聯耦合在所述第一電壓字線的第二節點和所述地之間。

4.根據權利要求3所述的OTP存儲器設備，其中

所述第二NMOS晶體管和所述第四NMOS晶體管的每一個柵極接收電源電壓，

所述行解碼器被配置為：

將第一控制代碼施加到所述第一PMOS晶體管的柵極；

將第二控制代碼施加到所述第一NMOS晶體管的柵極；

將所述第一控制代碼施加到所述第三NMOS晶體管的柵極；

將第三控制代碼施加到所述第二PMOS晶體管的柵極；并且

將第四控制代碼施加到所述第五NMOS晶體管的柵極。

5.根據權利要求4所述的OTP存儲器設備，其中在所述第一測試模式下：

響應于所述第一控制代碼導通所述第三NMOS晶體管，以將所述第一電壓放電到所述地；并且

響應于所述第四控制代碼導通所述第五NMOS晶體管，以將所述第二電壓放電到所述地。

6.根據權利要求1所述的OTP存儲器設備，還包括：

電壓發生器，被配置為在所述控制電路的控制下生成多個操作電壓，并向所述行解碼器提供至少一些所述操作電壓作為所述第一電壓和所述第二電壓，

其中所述單元陣列電路還包括：

測試位線信號發生器，耦合到所述虛設單元塊，并被配置為響應于所述第一測試模式下的控制信號，生成第一測試位線信號和第二測試位線信號；和

開關電路，被配置為在所述第一測試模式下將所述第一測試位線信號和所述第二測試位線信號傳輸到所述位線，并且

其中所述虛設單元塊包括多個單位虛設單元，所述多個單位虛設單元中的至少一個耦合到所述讀取字線和所述電壓字線中的相應的讀取字線和電壓字線對。