[發明專利]連接結構及其形成方法

在審

• 申請號: 201910962639.0
• 申請日: 2019-10-10
• 公開（公告）號: CN111293090A
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 金鐘潤
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/485;H01L21/56;H01L21/60
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

提供了一種用于半導體封裝的連接結構，該連接結構包括：具有開口的第一鈍化層；穿透第一鈍化層并從第一鈍化層向上突出的第一導電圖案；第一鈍化層上覆蓋第一導電圖案的第二鈍化層；第二鈍化層上電連接到第一導電圖案的第二導電圖案；第二鈍化層上覆蓋第二導電圖案的第三鈍化層；以及開口中電連接到第一導電圖案的外部端子，其中，第一導電圖案比第二導電圖案厚。

相關申請的交叉引用

本申請要求于2018年12月6日在韓國知識產權局遞交的韓國專利申請No.10-2018-0155947的優先權，其公開內容通過引用合并于此。

技術領域

本發明構思的示例實施例涉及一種用于半導體封裝的連接結構及其形成方法。

背景技術

隨著半導體技術的不斷發展，半導體芯片越來越小型化。與此相對，各種功能集成到單個半導體芯片中。因此，半導體芯片在小面積上具有大量輸入/輸出焊盤。

結果，考慮改進的半導體芯片封裝。

發明內容

本發明構思的示例實施例提供了一種用于半導體封裝的具有改進結構穩定性的連接結構及其形成方法。

示例實施例還提供了一種用于半導體封裝的具有增強電特性的連接結構及其形成方法。

示例實施例還提供了一種用于半導體封裝的沒有圖案異常的連接結構及其形成方法。

根據示例實施例的一方面，提供了一種連接結構，該連接結構可以包括：第一鈍化層，具有開口；第一導電圖案，穿透第一鈍化層并從第一鈍化層向上突出；第二鈍化層，在第一鈍化層上并覆蓋第一導電圖案；第二導電圖案，在第二鈍化層上并電連接到第一導電圖案；第三鈍化層，在第二鈍化層上并覆蓋第二導電圖案；以及外部端子，在開口中并電連接到第一導電圖案。第一導電圖案可以比第二導電圖案厚。

根據示例實施例的一方面，提供了一種連接結構，該連接結構可以包括：承載基板；第一鈍化層、第二鈍化層和第三鈍化層，順序設置在承載基板上；第一導電圖案，穿透第一鈍化層并從第一鈍化層向上突出；以及第二導電圖案，在第二鈍化層上并電連接到第一導電圖案。第一導電圖案可以比第二導電圖案厚。

根據示例實施例的一方面，提供了一種形成連接結構的方法，該方法可以包括：在承載基板上形成具有多個第一開口的第一鈍化層；形成多個第一導電圖案，所述多個第一導電圖案填充第一開口并從第一鈍化層向上突出；在第一鈍化層上形成第二鈍化層，所述第二鈍化層具有暴露第一導電圖案的多個第二開口；在第二鈍化層上形成多個第二導電圖案，所述多個第二導電圖案填充第二開口并與第一導電圖案電連接；以及在第二鈍化層上形成覆蓋第二導電圖案的第三鈍化層。

附圖說明

圖1A至圖1G圖示了示出根據示例實施例的形成半導體封裝的連接結構的方法的橫截面圖。

圖1H圖示了示出根據示例實施例的圖1G的一部分的放大橫截面圖。

圖2A至圖2C圖示了示出根據示例實施例的用于半導體封裝的圖1G所示的連接結構的示例的橫截面圖。

圖3A至圖3D圖示了示出根據示例實施例的制造半導體封裝的方法的橫截面圖。

圖4A至圖4F圖示了示出根據示例實施例的圖3D所示的半導體封裝的示例的橫截面圖。

具體實施方式

下面將結合附圖描述根據本發明構思的示例實施例的半導體封裝的連接結構及其形成方法。

通過所附權利要求和參考附圖討論的說明書，本發明構思的優點和方面將是顯而易見的。在權利要求中清楚地要求并且具體指出了本發明構思。然而，通過結合附圖參考說明書可以最好地理解本發明構思。在說明書中，貫穿附圖，相同的附圖標記表示相同的部件。