[發明專利]一種用于提高LDO負載瞬態響應的電路

有效

• 申請號: 201910961949.0
• 申請日: 2019-10-11
• 公開（公告）號: CN110888480B
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 楊紅偉;吳建剛
• 申請（專利權）人: 思瑞浦微電子科技（蘇州）股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 南京蘇科專利代理有限責任公司 32102
• 代理人: 陳忠輝

本發明揭示了一種用于提高LDO負載瞬態響應的電路，LDO供電MOS管MPP的柵極接設有主控環路，其特征在于：所述LDO接設有一并接入MOS管MPP柵極的輔助響應電路，所述輔助響應電路設有MOS管MN2和放大器AMP2，其中MOS管MN2的源極接地、漏極與MOS管MPP的柵極相接、柵極與放大器AMP2的輸出相接，放大器AMP2的一個輸入端接參考電壓VREF、另一個輸入端通過失調電壓Vos與負載反饋電壓VFB相接。應用本發明的電路改良，通過復制前驅MOS并優選放大器作為負載電流陡增時的接替性配置，能夠快速響應拉低供電MOS管的柵極電位，減緩輸出電壓的降幅，由此提高了LDO輸出性能的穩定性，且改良所引入的器件占用面積有限，符合芯片微型化的設計要求。

技術領域

本發明涉及一種LDO性能優化的電路設計，尤其涉及一種克服傳統主控環路響應速率差的改善性電路。

背景技術

LDO即low dropout regulator，是一種低壓差線性穩壓器，這是相對于傳統的線性穩壓器來說的。傳統的線性穩壓器，如78XX系列的芯片都要求輸入電壓要比輸出電壓至少高出2V~3V，否則就不能正常工作。但是在一些情況下，這樣的條件顯然是太苛刻了，如5V轉3.3V，輸入與輸出之間的壓差只有1.7v，顯然這是不滿足傳統線性穩壓器的工作條件的。針對這種情況，芯片制造商們才研發出了LDO類的電壓轉換芯片。

LDO是一種線性穩壓器，使用在其飽和區域內運行的晶體管或場效應管（FET），從應用的輸入電壓中減去超額的電壓，產生經過調節的輸出電壓。所謂壓降電壓，是指穩壓器將輸出電壓維持在其額定值上下100mV之內所需的輸入電壓與輸出電壓差額的最小值。正輸出電壓的LDO（低壓降）穩壓器通常使用功率晶體管（也稱為傳遞設備）作為PNP。這種晶體管允許飽和，所以穩壓器可以有一個非常低的壓降電壓，通常為200mV左右；與之相比，使用NPN復合電源晶體管的傳統線性穩壓器的壓降為2V左右。負輸出LDO使用NPN作為它的傳遞設備，其運行模式與正輸出LDO的PNP設備類似。

如圖1所示中框示LOOP1部分電路可見，LDO除POWER MOS和負載外，還設有主控回路。具體地，LDO的MOS管MPP（POWER MOS）的源極與輸入電壓VIN相接，MOS管MPP的柵極與主控環路的MOS管控制輸出端相連接，MOS管MPP的漏極為輸出電壓VOUT并與負載相接。主控環路設有MOS管MN1和放大器AMP1，其中MOS管MN1的源極接地、漏極與MOS管MPP的柵極相接、柵極與放大器AMP1的輸出相接，放大器AMP1的一個輸入端接參考電壓VREF、另一個輸入端接負載反饋電壓VFB。為了穩定LDO的輸出，主控環路通過反饋電壓VFB跟蹤負載電流，并通過放大器AMP1和MOS管MN1傳遞控制將POWER MOS的柵極拉低，從而維穩輸出電壓VOUT。然而，當前普遍應用的放大器AMP1在電路系統設計時考慮到需要降低噪音干擾，提高電源波紋抑制比的特性要求，往往結構相對復雜，由此對LDO的負載瞬態響應效果偏差，導致輸出電壓VOUT發生驟降。

發明內容

本發明的目的旨在提出一種用于提高LDO負載瞬態響應的電路，改善負載瞬態響應不足的問題。

本發明實現上述目的的技術解決方案是，一種用于提高LDO負載瞬態響應的電路，LDO供電MOS管MPP的柵極接設有主控環路，其特征在于：所述LDO接設有一并接入MOS管MPP柵極的輔助響應電路，所述輔助響應電路設有MOS管MN2和放大器AMP2，其中MOS管MN2的源極接地、漏極與MOS管MPP的柵極相接、柵極與放大器AMP2的輸出相接，放大器AMP2的一個輸入端接參考電壓VREF、另一個輸入端通過失調電壓Vos與負載反饋電壓VFB相接。

進一步地，所述主控環路設有MOS管MN1和放大器AMP1，其中MOS管MN1的源極接地、漏極與MOS管MPP的柵極相接、柵極與放大器AMP1的輸出相接，放大器AMP1的一個輸入端接參考電壓VREF、另一個輸入端接負載反饋電壓VFB。