[發明專利]一種溝槽柵型IGBT結構

在審

• 申請號: 201910959594.1
• 申請日: 2019-10-10
• 公開（公告）號: CN112652657A
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 金銳;李立;和峰;趙哿;王耀華;劉江;高明超;吳軍民;潘艷;白鷺;李冠良
• 申請（專利權）人: 全球能源互聯網研究院有限公司;國網山西省電力公司電力科學研究院;國家電網有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/423
• 代理公司: 北京安博達知識產權代理有限公司 11271
• 代理人: 徐國文

本發明提供了一種溝槽柵型IGBT結構，所述IGBT結構包括：N型參雜發射區(11)、所述P型摻雜深結區(10)、多晶硅假柵極結構(7)；所述多晶硅假柵極結構(7)與所述N型參雜發射區(11)相連，且所述多晶硅假柵極結構(7)的底部插入所述P型摻雜深結區(10)。本發明通過增加多晶硅假柵極結構(7)，降低PNP分量，增強電導調制效應，降低芯片的飽和壓降，同時多晶硅假柵極結構(7)與背面金屬電極(4)距離近，并與N型摻雜發射區(11)相連，可以有效降低溝槽柵型IGBT芯片元胞區域的傳輸電容，從而降低IGBT芯片的動態損耗，提升整體性能。

技術領域

本發明涉及半導體技術領域，具體涉及一種溝槽柵型IGBT結構。

背景技術

IGBT可分為兩個區域：一個是雙極型pnp區域，一個是pin區域。在晶體管區域，IGBT的行為就像一個在飽和模式的pnp晶體管，IGBT的集電極端對應pnp晶體管的發射極端。在pin區域，IGBT行為像pin二極管。

在pnp晶體管區域，載流子濃度在J1結最高，并向J2結方向減少；在J2結幾乎減小到零。在柵極下方的區域，具有與理想pin二極管相同的載流子分布，因此稱為pin區域；MOS管的溝道為理想發射極，提供電子流，并在柵極下方形成電子積累層。由圖1可知，pin區域的載流子分布明顯高于pnp晶體管區域。pin區域比例越大，載流子濃度越高，IGBT通態壓降越低。IGBT通態可理解為MOS+pin，IGBT截止可理解為pnp管。

溝槽柵IGBT截面示意圖見圖1，與平面柵IGBT相比，溝槽柵IGBT的特點為柵結構由橫向變為縱向；pnp區減小，pin區增加；發射極側的載流子濃度提高，通態壓降降低。溝槽柵IGBT與平面柵IGBT載流子分布見半導體功率器件物理特性(Semiconductor PowerDevices-Physics,Characteristics,Reliability)328頁，圖10.11。

IGBT的飽和電流降決定IGBT的短路電流大小，飽和電流I_csat由下式給出：

式中α_pnp為pnp管電流增益，W為溝道的寬度，L為溝道的長度，C_ox為單位面積電容，μ_n為電子遷移率，V_G為柵極電壓，V為閾值電壓。

溝槽柵IGBT與平面柵元胞相比，溝道由橫向變為縱向，發射極側的載流子濃度提高，優化了空穴流路徑；導致溝槽柵IGBT通態壓降降低，抗閂鎖能力增強，為其優點。

但溝槽柵IGBT也有缺點，與平面柵元胞相比，溝槽柵IGBT溝道寬/長比增大，短路電流增大，因此易發生短路失效；另外溝槽柵IGBT溝道寬度增大，輸入電容增大，開通損耗Eon增大。

發明內容

為了解決現有技術中所存在的溝槽柵IGBT壓降低，傳輸電容大，器件損耗大的問題，本發明提供一種溝槽柵型IGBT結構，可以降低PNP分量，增強電導調制效應，降低芯片的飽和壓降，降低傳輸電容。

本發明提供的技術方案是：

一種溝槽柵型IGBT結構，所述IGBT結構包括：N型參雜發射區(11)、所述P型摻雜深結區(10)、多晶硅假柵極結構(7)；

所述多晶硅假柵極結構(7)與所述N型參雜發射區(11)相連，且所述多晶硅假柵極結構(7)的底部插入所述P型摻雜深結區(10)。

優選的，所述IGBT結構還包括正面金屬電極(12)；

所述多晶硅假柵極結構(7)為“T”形，所述“T”形的“一”部通過正面金屬電極(12)與所述N型參雜發射區(11)相連，“T”形的“丨”部插入所述P型摻雜深結區(10)。