[發明專利]垂直存儲器件

在審

• 申請號: 201910953065.0
• 申請日: 2019-10-09
• 公開（公告）號: CN111261637A
• 公開（公告）日: 2020-06-09
• 發明（設計）人: 崔至薰;金成吉;金廷奐;金贊炯;李宇城
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11575;H01L27/11582
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

提供了一種垂直存儲器件，所述垂直存儲器件包括：溝道連接圖案，所述溝道連接圖案位于襯底上；柵電極，所述柵電極在所述溝道連接圖案上沿第一方向彼此間隔開；以及溝道，所述溝道沿所述第一方向延伸穿過所述柵電極和所述溝道連接圖案。每個所述柵電極沿基本上平行于所述襯底的上表面的第二方向延伸，所述第一方向基本上垂直于所述襯底的所述上表面。在所述垂直存儲器件的截面圖中，所述溝道連接圖案的中間部分的上表面在所述第一方向上的高度分別低于所述溝道連接圖案的與所述溝道相鄰的端部的所述上表面在所述第一方向上的高度，以及所述溝道連接圖案的與所述溝道相對的端部的上表面在所述第一方向上的高度。

相關申請的交叉引用

本申請要求于2018年11月30日在韓國知識產權局(KIPO)提交的韓國專利申請No.10-2018-0152388的優先權，通過引用將該申請的全部內容合并于此。

技術領域

本發明構思總體上涉及垂直存儲器件，更具體地，涉及VNAND閃存器件。

背景技術

在VNAND閃存器件的制造過程中，可以在襯底與模具之間形成犧牲層，可以形成穿過模具和犧牲層的溝道，可以形成穿過模具和犧牲層的開口，可以去除由開口暴露的犧牲層以形成間隙，并且可以用多晶硅層填充間隙，使得溝道可以彼此連接。如果多晶硅層沒有完全填充間隙，則可能在多晶硅層中產生空隙。

發明內容

示例實施例提供了具有改進性能的垂直存儲器件。

根據本發明構思的一方面，提供一種垂直存儲器件。所述垂直存儲器件可以包括：溝道連接圖案，所述溝道連接圖案位于襯底上；柵電極，所述柵電極在所述溝道連接圖案上沿第一方向彼此間隔開；以及溝道，所述溝道沿所述第一方向延伸穿過所述柵電極和所述溝道連接圖案。每個所述柵電極可以沿基本上平行于所述襯底的上表面的第二方向延伸，并且所述第一方向可以基本上垂直于所述襯底的所述上表面。所述溝道連接圖案的在第三方向上的端部的上表面可以比所述溝道連接圖案的除了與所述溝道相鄰的部分之外的其他部分的上表面高，所述第三方向基本上平行于所述襯底的所述上表面且基本上垂直于所述第二方向。

根據本發明構思的一方面，提供一種垂直存儲器件。所述垂直存儲器件可以包括：溝道連接圖案，所述溝道連接圖案位于襯底上；柵電極，所述柵電極在所述溝道連接圖案上沿第一方向彼此間隔開；溝道，所述溝道沿所述第一方向延伸穿過所述柵電極和所述溝道連接圖案。每個所述柵電極可以沿基本上平行于所述襯底的上表面的第二方向延伸，并且所述第一方向可以基本上垂直于所述襯底的所述上表面。所述溝道連接圖案的在第三方向上的端部在所述第一方向上的厚度可以大于所述溝道連接圖案的除了與所述溝道相鄰的部分之外的其他部分在所述第一方向上的厚度，所述第三方向基本上平行于所述襯底的所述上表面且基本上垂直于所述第二方向。

根據本發明構思的一方面，提供一種垂直存儲器件。所述垂直存儲器件可以包括：溝道，所述溝道位于襯底上；溝道連接圖案，所述溝道連接圖案位于所述襯底上；柵電極；以及公共源極線(CSL)。每個所述溝道可以沿基本上垂直于所述襯底的上表面的第一方向延伸。所述溝道連接圖案可以接觸所述溝道的外側壁以將所述溝道彼此連接。所述柵電極可以在所述溝道連接圖案上沿所述第一方向彼此間隔開，并且每個所述柵電極可以沿基本上平行于所述襯底的上表面的第二方向延伸以圍繞所述溝道。所述CSL可以在所述襯底上沿所述第二方向延伸，并且可以在第三方向上分割所述柵電極和所述溝道連接圖案中的每一者，所述第三方向垂直于所述第二方向且基本上平行于所述襯底的所述上表面。所述溝道連接圖案的與所述CSL相鄰的端部的上表面的斜率的絕對值隨著與所述CSL的距離的增加而增加。