[發明專利]數據的存儲比較方法、存儲比較電路裝置及半導體存儲器

在審

• 申請號: 201910949145.9
• 申請日: 2019-10-08
• 公開（公告）號: CN112636727A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 張良
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24;H03K19/20
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 包莉莉;武晨燕

1.一種存儲比較電路裝置，所述電路裝置包括鎖存器和比較器，其特征在于，

所述鎖存器，用于對輸入的第一輸入數據進行鎖存，輸出第一輸出數據和第二輸出數據，所述第一輸出數據與所述第一輸入數據相同，所述第二輸出數據與所述第一輸入數據相異；

所述比較器，用于接收第二輸入數據，以及所述第一輸出數據、所述第二輸出數據，輸出比較結果。

2.根據權利要求1所述的電路裝置，其特征在于，所述鎖存器包括傳輸門、反相器以及三態門；

所述傳輸門的輸入端用于輸入所述第一輸入數據，所述傳輸門的輸出端連接至所述反相器的輸入端；所述反相器的輸出端連接至所述三態門的輸入端，所述三態門的輸出端連接至所述傳輸門的輸出端；其中，所述傳輸門還包括傳輸門控制端，所述三態門還包括三態門控制端，所述傳輸門控制端和所述三態門控制端用于接收控制信號，所述控制信號用于控制所述傳輸門導通且所述三態門關閉時，所述傳輸門的輸出端輸出所述第一輸出數據，所述反相器的輸出端輸出所述第二輸出數據，以及控制所述傳輸門關閉且所述三態門導通時，所述反相器的輸出端輸出所述第二輸出數據；

所述比較器包括第一輸入端、第二輸入端、第三輸入端，所述第一輸入端用于接收所述第二輸入數據，所述第二輸入端用于接收所述第一輸出數據、所述第三輸入端用于接收所述第二輸出數據，所述比較器的輸出端用于輸出所述比較結果。

3.根據權利要求2所述的電路裝置，其特征在于，所述傳輸門控制端包括第一控制端和第二控制端，所述三態門控制端包括第三控制端和第四控制端，所述第一控制端和所述第三控制端均連接至PMOS管的柵極，所述第二控制端和第四控制端均連接至NMOS管的柵極；

所述第一控制端輸入低電平，所述第二控制端輸入高電平，控制所述傳輸門導通，所述第三控制端輸入高電平，所述第四控制端輸入低電平，所述三態門為高阻態；

所述第一控制端輸入高電平，所述第二控制端輸入低電平，控制所述傳輸門關閉，所述第三控制端輸入低電平，所述第四控制端輸入高電平，所述三態門導通。

4.根據權利要求2所述的電路裝置，其特征在于，所述比較器包括串聯的第一晶體管和第二晶體管，以及并聯的第三晶體管和第四晶體管；

所述第一晶體管的柵極與所述第二晶體管的柵極相連為第一連接點，所述第三晶體管的源極與所述第四晶體管的源極相連為第二連接點，所述第一連接點和所述第二連接點連接至所述第一輸入端；

所述第一晶體管的源極與所述第三晶體管的柵極相連至所述第三輸入端，所述第三輸入端連接至所述反相器的輸出端；

所述第二晶體管的源極與所述第四晶體管的柵極相連至所述第二輸入端，所述第二輸入端連接至所述反相器的輸入端；

所述第一晶體管的漏極和所述第二晶體管的漏極相連為第三連接點，所述第三晶體管的漏極和所述第四晶體管的漏極相連為第四連接點，所述第三連接點和所述第四連接點連接至所述比較器的輸出端。

5.一種半導體存儲器，包括如權利要求1至4任一項的電路裝置。

6.一種數據的存儲比較方法，其特征在于，應用于權利要求1至4任一項所述的電路裝置，所述方法包括：

根據控制信號控制鎖存器中的傳輸門導通，且三態門關閉的情況下，第一輸入數據輸入至所述傳輸門，輸出第一輸出數據，所述第一輸出數據輸入至反相器，輸出第二輸出數據；或

根據所述控制信號控制所述傳輸門關閉，且所述三態門導通的情況下，所述第二輸出數據輸入至所述三態門，輸出所述第一輸出數據；

將第二輸入數據、所述第一輸出數據以及所述第二輸出數據輸入至比較器中，輸出比較結果。

7.根據權利要求6所述的方法，其特征在于，將第二輸入數據、所述第一輸出數據以及所述第二輸出數據輸入至比較器中，輸出比較結果，包括：

在所述第二輸入數據與所述第一輸出數據相同的情況下，輸出的比較結果為邏輯信號1；

在所述第二輸入數據與所述第二輸出數據相同的情況下，輸出的比較結果為邏輯信號0。