[發明專利]一種帶有E-CALL功能的T-BOX

在審

• 申請號: 201910939104.1
• 申請日: 2019-09-30
• 公開（公告）號: CN110597234A
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 劉貴生;張鑫;劉志鋼
• 申請（專利權）人: 吉林北斗航天汽車研究院有限公司
• 主分類號: G05B23/02
• 分類號: G05B23/02;H04B1/3822
• 代理公司: 11605 北京崇智專利代理事務所(普通合伙)
• 代理人: 何海英;任小燕

1.一種帶有E-CALL功能的T-BOX，包括殼體及設在所述殼體內的電源模塊、主控模塊、CAN接口、定位模塊和通訊模塊，其特征在于：還包括音頻模塊，所述電源模塊、音頻模塊、CAN接口、定位模塊和通訊模塊均與所述主控模塊連接，所述電源模塊與所述定位模塊、所述CAN接口和所述音頻模塊分別連接，所述音頻模塊與所述通訊模塊連接，所述音頻模塊包括音頻輸入模塊和音頻輸出模塊。

2.根據權利要求1所述的帶有E-CALL功能的T-BOX，其特征在于：所述主控模塊上設有I/O口，所述音頻模塊與所述I/O口配合。

3.根據權利要求1所述的帶有E-CALL功能的T-BOX，其特征在于：所述音頻模塊與所述通訊模塊通信使用SDATA串口。

4.根據權利要求1所述的帶有E-CALL功能的T-BOX，其特征在于：所述電源模塊包括5V系統、3.8V系統、3.3V系統，所述5V系統包括CAN接口模塊和音頻輸出模塊、所述3.8V系統包括4G通信模塊、所述3.3V系統包括主控模塊和定位模塊，所述5V系統包括芯片U1、芯片U2、芯片U3、電阻R1、電阻R2、穩壓二極管D2、電容C3、電容C2、電解電容C1、電感L1、雙向穩壓二極管D3、肖特基二極管D1、電阻R3、電阻R4、復合二極管D4、雙向穩壓二極管D5、電阻R7、電阻R8、電容C8、NPN型三極管Q1、電阻R9、電阻R10、電容C9、電容C4、肖特基二極管D6、電感L2、電阻R6、電阻R11、電解電容C6、電容C7，所述的3.3V系統包括電感C12、磁珠FB5、電阻R12、電阻R13、電阻R202、電解電容C10、電容C11、磁珠FB1，所述的3.8V系統包括電阻R14、電容C15、磁珠FB8、電阻R15、電阻R16、電容C13、磁珠FB6、電解電容C84，其中，所述電解電容C1、電容C2、電容C3并聯，電解電容C1正極所屬的并聯端與電感L1的一端相接的同時與所述電阻R1的一端和所述芯片U1的引腳VIN均相接，所述電感L1的另一端與所述肖特基二極管的負極端、所述雙向穩壓二極管D3的一端均相接，所述雙向穩壓二極管D3的另一端和所述電解電容C1、電容C2、電容C3并聯的另一端均接地，所述肖特基二極管D1的另一端接所述主控模塊；所述電阻R1的另一端和所述電阻R2的一端、所述穩壓二極管D2的負極所屬端與所述主控模塊相接，所述穩壓二極管D2的另一端和所述電阻R2的另一端均接地；所述芯片U1的引腳EN與所述復合二極管D4的負極所屬端的引腳3、所述電阻R5的一端、所述電容C5的一端均相接，所述電阻R5的另一端和所述電容C5的另一端均接地，所述復合二極管D4的正極所屬端的引腳1和所述電阻R3的一端相接，所述電阻R3的另一端和所述主控模塊相接，所述復合二極管D4的正極所屬端的引腳2和所述電阻R4的一端相接，所述電阻R4的另一端與所述電阻R7的一端、所述雙向穩壓二極管的一端均相接，所述雙向穩壓二極管D5的另一端接地，所述電阻R7的另一端與所述電阻R8的一端、所述電容C8的一端、所述NPN型三極管Q1的基極均相接，所述電阻R8的另一端、所述電容C8的另一端、NPN型三極管的發射極均接地，所述NPN型三極管的集電極與所述主控模塊相接；所述芯片U1的引腳RT/SYNC與所述電阻R9的一端和所述電阻R10的一端相接，所述電阻R9的另一端和所述電阻R10的另一端和所述電容C9的一端均接地，所述電容C9的另一端和所述芯片U1的引腳SS相接；所述芯片U1的引腳BOOT與所述電容C4的一端相接，所述電容C4的另一端與所述芯片U1的引腳SW、所述肖特基二極管D6的一端和所述電感L2的一端均相接，所述肖特基二極管D6的另一端接地，所述電感L2的另一端與所述電阻R6的一端和所述電解電容C6的正極端、所述電容C7的一端均相接，所述電阻R6的另一端與所述芯片U1的引腳FB和所述電阻R11的一端均相接，所述電阻R11的另一端和所述電解電容C6的另一端、所述電容C7的另一端均接地；所述芯片U2的引腳EN、所述芯片U2的引腳IN和所述電容C12的一端均相接，所述電容C12的另一端和所述磁珠FB5的一端接地，所述磁珠FB5的另一端接地，所述芯片U2的引腳OUT、所述電阻R12的一端、所述電解電容C10的正極所屬端、所述電容C11的一端和所述磁珠FB1的一端均相接，所述磁珠FB1的另一端所述主控模塊，所述電阻R12的另一端與所述芯片U2的引腳ADJ、所述電阻R13的一端、所述電阻R202的一端均相接，所述電阻R13的另一端與所述電阻R202的另一端、所述電解電容C10的另一端和所述電容C11的另一端均接地；所述芯片U3的引腳EN和所述電阻R14的一端相接，所述電阻R14的另一端與所述主控模塊相接，所述芯片U3的引腳IN和所述電容C15相接，所述電容C5的另一端和所述磁珠FB8的一端均接地，所述磁珠FB8的另一接口接地，所述芯片U3的引腳OUT、所述電阻R15的一端、所述電容C13的一端和所述磁珠FB6的一端均相接，所述磁珠FB6的另一端接所述4G模塊的芯片U13的引腳VABT和所述電解電容C84正極所屬端，所述電阻R15的另一端與所述芯片U3的引腳ADJ、所述電阻R16的一端均相接，所述電阻R16的另一端與所述電容C13的另一端、所述電解電容C84的另一端均接地。