[發明專利]柵極結構的形成方法在審

申請號：	201910924969.0	申請日：	2019-09-27
公開（公告）號：	CN110970295A	公開（公告）日：	2020-04-07
發明（設計）人：	程仲良;方子韋	申請（專利權）人：	臺灣積體電路制造股份有限公司
主分類號：	H01L21/28	分類號：	H01L21/28
代理公司：	隆天知識產權代理有限公司 72003	代理人：	聶慧荃;閆華
地址：	中國臺***	國省代碼：	臺灣;71
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	柵極結構形成方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

一種柵極結構的形成方法，其包括：形成溝槽于半導體基板上的層間介電層中，且溝槽露出半導體基板的上表面；形成界面層于溝槽的底部；形成介電層于溝槽中；形成功函數金屬層于介電層上；原位形成氮化物層于溝槽中的功函數金屬層上；進行鈷的第一沉積工藝，以形成鈷層于溝槽中；進行鈷的第二沉積工藝，以增加溝槽中的鈷層的厚度；以及進行電化學鍍工藝以將鈷填入溝槽。

技術領域

本發明涉及柵極結構，且特別涉及鈷層的柵極結構的形成方法。

背景技術

在半導體集成電路產業中，集成電路材料與設計的進展使每一代的集成電路比前一代的集成電路具有更小且更為復雜的電路。在集成電路的演進中，功能密度(如單位芯片面積的內連線裝置數目)通常隨著幾何尺寸(如采用的制作工藝所能產生的最小構件或線路)縮小而增加。尺寸縮小的工藝通常有利于增加產能并降低相關成本。不過尺寸縮小也增加處理與形成集成電路的復雜度。

集成電路包括多種電路裝置構件如晶體管。晶體管裝置的特性之一為臨界電壓。隨著晶體管尺寸越變越小，需要降低臨界電壓。目前亟需降低臨界電壓而不負面影響晶體管的其他方面的方法。

發明內容

本發明一實施例提供的柵極結構的形成方法包括：形成溝槽于半導體基板上的層間介電層中，且溝槽露出半導體基板的上表面；形成界面層于溝槽的底部；形成介電層于溝槽中；形成功函數金屬層于介電層上；原位形成氮化物層于溝槽中的功函數金屬層上；進行鈷的第一沉積工藝，以形成鈷層于溝槽中；進行鈷的第二沉積工藝，以增加溝槽中的鈷層的厚度；以及進行電化學鍍工藝以將鈷填入溝槽。

本發明一實施例提供的柵極結構的形成方法包括：形成氮化物層于溝槽中；進行鈷的第一沉積工藝，以形成鈷層于溝槽中；進行鈷的第二沉積工藝，以增加溝槽中的鈷層的厚度；以及進行電化學鍍工藝，以將鈷填入溝槽。

本發明一實施例提供的柵極結構包括：界面層，位于半導體基板上；功函數金屬層，順應性地位于界面層上；介電層，順應性地位于功函數金屬層上；氮化鈦粘著層，順應性地位于介電層上；以及鈷層，位于氮化鈦粘著層上，且位于柵極結構的中心中。

附圖說明

圖1A至圖1M為此處所述的原理的例子中，具有鈷填充層的n型晶體管的柵極結構的例示性形成工藝的示意圖。。

圖2A至圖2I為此處所述的原理的例子中，具有鈷填充層的p型晶體管的柵極結構的例示性形成工藝的示意圖。

圖3為此處所述的原理的例子中，具有鈷填充層的柵極結構的例示性形成方法的流程圖。

附圖標記說明：

102、202：基板

103、203：溝槽

104、204：層間介電層

106、206：界面層

108、208：高介電常數的介電層