[發(fā)明專利]一種高速SPI主模式控制器

有效

• 申請?zhí)枺?/td>: 201910924892.7
• 申請日: 2019-09-27
• 公開（公告）號: CN110673524B
• 公開（公告）日: 2020-09-22
• 發(fā)明（設(shè)計(jì)）人: 蘭田田;胡勝發(fā)
• 申請（專利權(quán)）人: 安凱（廣州）微電子技術(shù)有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郭浩輝;麥小嬋

針對現(xiàn)有技術(shù)的不足，本發(fā)明涉及一種高速SPI主模式控制器，通過結(jié)構(gòu)上的改良使得SPI控制器工作在低頻時(shí)鐘域依然能提高SPI接口工作頻率，以達(dá)到SPI Flash器件本身所能支持速度的極限。為實(shí)現(xiàn)以上目的，本發(fā)明通過以下技術(shù)方案予以實(shí)現(xiàn)：一種高速SPI主模式控制器，由PLL提供時(shí)鐘信號，整個(gè)控制器分為：慢速時(shí)鐘域以及高速時(shí)鐘域，PLL通過不同的時(shí)鐘分頻器，提供兩個(gè)主時(shí)鐘信號，其中給慢速時(shí)鐘域提供慢速時(shí)鐘信號，給高速時(shí)鐘域提供高速源時(shí)鐘信號。本發(fā)明通過這樣的技術(shù)方案，通過高速SPI控制器的異步對不同時(shí)鐘域的功能進(jìn)行分割；實(shí)現(xiàn)高速SPI Flash訪問的功能，節(jié)省了讀寫時(shí)間。特別是用SPI FlashBoot的應(yīng)用場景，該控制器可以大幅度優(yōu)化啟動(dòng)時(shí)間。

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路技術(shù)領(lǐng)域，尤其是涉及一種高速SPI主模式控制器。

背景技術(shù)

SPI(Serial Perripheral Interface)，串行外圍設(shè)備接口，是Motorola公司推出的一種同步串行接口技術(shù)。SPI主要應(yīng)用在EEPROM，F(xiàn)lash，實(shí)時(shí)時(shí)鐘(RTC)，數(shù)模轉(zhuǎn)換器(ADC)，數(shù)字信號處理器(DSP)以及數(shù)字信號解碼器之間。一般情況下，SPI模塊的最大時(shí)鐘頻率為系統(tǒng)時(shí)鐘頻率的1/2。雖然SPI的傳輸速率主要受限于CPU處理SPI數(shù)據(jù)的能力，但在同另一個(gè)非常高速率的SPI設(shè)備通訊時(shí)，SPI的最大時(shí)鐘頻率將有可能制約其傳輸速率。時(shí)鐘越高，能支持的讀寫速度就越快。但是當(dāng)SPI時(shí)鐘頻率提高時(shí)，其控制器也需要工作在更高的時(shí)鐘頻率，對于整體芯片的功耗和面積代價(jià)過高，并且增加了高速IO接口的設(shè)計(jì)難度。

對此，現(xiàn)有技術(shù)中往往采用別的方式進(jìn)行SPI的加速。例如授權(quán)公告號CN101382927B的發(fā)明專利《集成在芯片內(nèi)的高速串行外圍接口電路》中就公開了一種集成在芯片內(nèi)的高速串行外圍接口電路，該高速串行外圍接口電路設(shè)有加速工作模式，在加速工作模式下，數(shù)據(jù)傳輸過程中CPU告知數(shù)據(jù)存取地址以長度，由加速控制單元控制讀寫，在完成加速操作時(shí)，通過AHB master接口單元發(fā)送中斷，減少占用CPU資源、能夠適應(yīng)大量復(fù)雜高速數(shù)據(jù)傳輸，增大數(shù)據(jù)吞吐量。

這樣的方案主要是從傳輸?shù)臄?shù)據(jù)入手，通過數(shù)據(jù)優(yōu)化來提高數(shù)據(jù)傳輸?shù)男剩菍τ赟PI接口自身的傳輸速率，尤其是低頻時(shí)鐘域的傳輸速率并沒有顯著提升。

發(fā)明內(nèi)容

本發(fā)明涉及一種高速SPI主模式控制器，通過結(jié)構(gòu)上的改良使得SPI控制器工作在低頻時(shí)鐘域依然能提高SPI接口工作頻率，以達(dá)到SPIFlash器件本身所能支持速度的極限。

為了解決上述技術(shù)問題中的至少一個(gè)，本發(fā)明通過以下技術(shù)方案予以實(shí)現(xiàn)：

一種高速SPI主模式控制器，由PLL(Phase Locked Loop，鎖相環(huán))提供時(shí)鐘信號，整個(gè)控制器分為：

慢速時(shí)鐘域：包括DMA(Direct Memory Access，直接內(nèi)存存取)控制接口，負(fù)責(zé)控制器收發(fā)數(shù)據(jù)和內(nèi)存之間的直通，并實(shí)現(xiàn)DMA總線協(xié)議的轉(zhuǎn)換；

以及高速時(shí)鐘域；

高速時(shí)鐘域包括：

軟件交互接口：用于CPU讀寫控制器的控制和狀態(tài)寄存器，

接口時(shí)鐘生成單元：用于生成分頻后的SPI接口時(shí)鐘信號，

回讀數(shù)據(jù)校準(zhǔn)單元：接收SPI Flash傳來的數(shù)據(jù)，

接收控制單元和發(fā)送控制單元：處理收發(fā)SPI Flash數(shù)據(jù)信號，

以及管腳延時(shí)控制單元：用于實(shí)現(xiàn)SPI的高速IO的時(shí)序控制；

PLL通過不同的時(shí)鐘分頻器，提供兩個(gè)主時(shí)鐘信號，其中給慢速時(shí)鐘域提供慢速時(shí)鐘信號，給高速時(shí)鐘域提供高速源時(shí)鐘信號。