[發明專利]數據處理電路和數據處理方法

有效

• 申請號: 201910924669.2
• 申請日: 2019-09-27
• 公開（公告）號: CN110866597B
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 安友偉;馬亮;楊小龍;李建球;余作歡;李迪;閆江;陳剛;劉大海;張登軍;逯釗琦
• 申請（專利權）人: 珠海博雅科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F17/15;G06T1/60
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉靜

本發明實施例公開了一種數據處理電路和數據處理方法，涉及人工智能技術領域。其中數據處理電路包括：I/O單元，用于根據卷積核的行數，輸入多行矩陣數據作為第一數據，并標記當前輸入的所述多行矩陣數據的末尾行；配置單元，用于根據所述矩陣數據的大小和所述卷積核的大小，提供配置信息；多個FIFO存儲模塊用于分行存儲當前輸入的所述第一數據，并且按照先入先出的順序分別輸出所述第一數據；緩存單元，用于根據所述卷積核的列數，緩存所述多個FIFO存儲模塊中存儲的多列所述第一數據，將其作為第二數據，并標記多列所述第一數據的起始列；存算一體芯片，用于接收所述第二數據，利用所述卷積核，對所述第二數據進行卷積運算。

技術領域

本發明涉及人工智能技術領域，具體涉及一種數據處理電路和數據處理方法。

背景技術

神經網絡是模仿動物神經網絡行為特征，進行分布式并行信息處理的算法數學模型，這種算法模型廣泛應用于語音識別、圖像識別以及自動駕駛等人工智能領域。在神經網絡算法處理過程中，包含了大量的乘加運算，目前，通過存算一體芯片來實現數據的存儲和運算過程。

相關技術中，利用存算一體芯片實現神經網絡算法是將卷積核數據預先存儲到存算一體芯片的存儲單元中，然后調用待運算數據與存儲單元中的卷積核進行卷積運算。然而，神經網絡算法的不同卷積層的卷積核大小不一使得不同卷積層需要輸入的待運算數據的矩陣大小不一，因此，對調用的待運算數據進行數據處理使得其適用于神經網絡算法的不同卷積層的卷積核大小成為了技術研究的關鍵。

發明內容

為了克服相關技術中存在的神經網絡算法的不同卷積層的卷積核大小不一使得不同卷積層需要輸入的待運算數據的矩陣大小不一的問題，本發明實施例提供了一種數據處理電路和數據處理方法。

根據本發明的一方面，提供一種數據處理電路，包括：

I/O單元，用于根據卷積核的行數，按照行順序輸入多行矩陣數據作為第一數據，并標記當前輸入的所述多行矩陣數據的末尾行；

配置單元，用于根據所述矩陣數據的大小和所述卷積核的大小，提供配置信息；

FIFO存儲單元，包括多個FIFO存儲模塊，根據所述配置信息設置所述多個FIFO存儲模塊的個數和第一深度，所述多個FIFO存儲模塊用于分行存儲當前輸入的所述第一數據，并且按照先入先出的順序分別輸出所述第一數據；

緩存單元，用于根據所述卷積核的列數，按照所述多個FIFO存儲模塊的編號順序緩存所述多個FIFO存儲模塊中存儲的多列所述第一數據，將其作為第二數據，并標記當前緩存的所述多個FIFO存儲模塊中存儲的多列所述第一數據的起始列；

存算一體芯片，與所述緩存單元相連，用于接收所述第二數據，利用所述卷積核，對所述第二數據進行卷積運算。

可選地，所述緩存單元先緩存一個所述FIFO存儲模塊中的所述多列所述第一數據，緩存完之后，緩存下一個所述FIFO存儲模塊中的所述多列所述第一數據，直到緩存完所述多個FIFO存儲模塊中存儲的所述多列所述第一數據，得到一列所述第二數據。

可選地，在所述第二數據參與完卷積運算時，

所述緩存單元，還用于清空所述第二數據，將標記的所述起始列更新為所述起始列的下一列，并按照所述多個FIFO存儲模塊的編號順序和更新后的所述起始列，緩存所述多個FIFO存儲模塊中存儲的多列所述第一數據并作為下一次卷積運算的第二數據，直到所述第一數據都卷積運算完。

可選地，在所述當前輸入的所述第一數據參與完卷積運算時，

所述I/O單元，還用于將標記的所述末尾行更新為所述末尾行的下一行，并且輸入更新后的所述末尾行的所述矩陣數據；