[發明專利]數據處理電路和數據處理方法

有效

• 申請號: 201910924669.2
• 申請日: 2019-09-27
• 公開（公告）號: CN110866597B
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 安友偉;馬亮;楊小龍;李建球;余作歡;李迪;閆江;陳剛;劉大海;張登軍;逯釗琦
• 申請（專利權）人: 珠海博雅科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F17/15;G06T1/60
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;劉靜

1.一種數據處理電路，其特征在于，包括：

I/O單元，用于根據卷積核的行數，按照行順序輸入多行矩陣數據作為第一數據，并標記當前輸入的所述多行矩陣數據的末尾行；

配置單元，用于根據所述矩陣數據的大小和所述卷積核的大小，提供配置信息；

FIFO存儲單元，包括多個FIFO存儲模塊，根據所述配置信息設置所述多個FIFO存儲模塊的個數和第一深度，所述多個FIFO存儲模塊用于分行存儲當前輸入的所述第一數據，并且按照先入先出的順序分別輸出所述第一數據；

緩存單元，用于根據所述卷積核的列數，按照所述多個FIFO存儲模塊的編號順序緩存所述多個FIFO存儲模塊中存儲的多列所述第一數據，將其作為第二數據，并標記當前緩存的所述多個FIFO存儲模塊中存儲的多列所述第一數據的起始列；

存算一體芯片，與所述緩存單元相連，用于接收所述第二數據，利用所述卷積核，對所述第二數據進行卷積運算，

其中，所述FIFO存儲單元在當前輸入的所述第一數據完成卷積時，還將完成卷積的所述第一數據更新并存儲至所述FIFO存儲模塊中。

2.根據權利要求1所述的數據處理電路，其特征在于，所述緩存單元先緩存一個所述FIFO存儲模塊中的所述多列所述第一數據，緩存完之后，緩存下一個所述FIFO存儲模塊中的所述多列所述第一數據，直到緩存完所述多個FIFO存儲模塊中存儲的所述多列所述第一數據，得到一列所述第二數據。

3.根據權利要求1所述的數據處理電路，其特征在于，在所述第二數據參與完卷積運算時，

所述緩存單元，還用于清空所述第二數據，將標記的所述起始列更新為所述起始列的下一列，并按照所述多個FIFO存儲模塊的編號順序和更新后的所述起始列，緩存所述多個FIFO存儲模塊中存儲的多列所述第一數據并作為下一次卷積運算的第二數據，直到所述第一數據都卷積運算完。

4.根據權利要求3所述的數據處理電路，其特征在于，在所述當前輸入的所述第一數據參與完卷積運算時，

所述I/O單元，還用于將標記的所述末尾行更新為所述末尾行的下一行，并且輸入更新后的所述末尾行的所述矩陣數據；

所述FIFO存儲單元，還用于根據使能輪換信號將所述多個FIFO存儲模塊的編號順序輪換，將當前第一編號的所述FIFO存儲模塊輪換為最后編號的所述FIFO存儲模塊，將輪換后的所述最后編號的所述FIFO存儲模塊清空并存儲所述更新后的所述末尾行的所述矩陣數據，將順序輪換后所述多個FIFO存儲模塊中存儲的多行所述矩陣數據作為下一次卷積運算的第一數據，直到所述矩陣數據都卷積運算完。

5.根據權利要求4所述的數據處理電路，其特征在于，所述FIFO存儲單元，還包括:

第一通路選擇器，與所述I/O單元連接以接收所述第一數據，分別與所述多個FIFO存儲模塊連接，用于逐個選通所述多個FIFO存儲模塊并逐個將相應行的所述第一數據傳輸給相應的所述FIFO存儲模塊；

第二通路選擇器，與所述多個FIFO存儲模塊連接以接收所述第一數據，用于根據所述使能輪換信號，逐個選通所述多個FIFO存儲模塊并逐個將所述FIFO存儲模塊中存儲的相應行的多列所述第一數據傳輸給所述緩存單元。

6.根據權利要求5所述的數據處理電路，其特征在于，

所述FIFO存儲模塊包括級聯的多個FIFO存儲子模塊，所述FIFO存儲子模塊包括：第二深度的FIFO存儲器和第三通路選擇器；

所述第三通路選擇器包括第一輸入通路和第二輸入通路，所述第一輸入通路與所述第一通路選擇器連接以接收相應行的多列所述第一數據，所述第二輸入通路與前一級的所述FIFO存儲子模塊的所述FIFO存儲器的輸出端相連；

最后一級的所述FIFO存儲子模塊的所述FIFO存儲器的輸出端與所述第二通路選擇器連接，用于輸出所述FIFO存儲模塊中存儲的相應行的多列所述第一數據。

7.根據權利要求6所述的數據處理電路，其特征在于，所述FIFO存儲模塊的所述第一深度與級聯的所述FIFO存儲器的所述第二深度的和相等。