[發(fā)明專利]電子封裝件及其制法

在審

• 申請?zhí)枺?/td>: 201910922486.7
• 申請日: 2019-09-27
• 公開（公告）號: CN112530901A
• 公開（公告）日: 2021-03-19
• 發(fā)明（設計）人: 許有毅;楊志仁;江政嘉;林均翰
• 申請（專利權）人: 矽品精密工業(yè)股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/552;H01L21/48
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件及其制法，包括：具有導電柱的第一線路結構、設于該第一線路結構上且具有容置空間的第一電子元件、設于該容置空間中的第二電子元件、包覆該第一電子元件與該導電柱的包覆層、以及形成于該包覆層上的第二線路結構，借以整合多個電子元件于單一封裝件中。

技術領域

本發(fā)明有關一種封裝技術，尤指一種半導體封裝件及其制法。

背景技術

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發(fā)出不同的封裝型態(tài)，而為提升電性功能及節(jié)省封裝空間，遂開發(fā)出不同的立體封裝技術，例如，扇出式封裝堆疊(Fan Out Package on package，簡稱FO PoP)等，以配合各種芯片上大幅增加的輸入/出端數(shù)量，進而將不同功能的集成電路整合于單一封裝結構，此種封裝方式能發(fā)揮系統(tǒng)封裝(SiP)異質整合特性，可將不同功用的電子元件，例如：存儲器、中央處理器、繪圖處理器、影像應用處理器等，經由堆疊設計達到系統(tǒng)的整合，適合應用于各種輕薄型電子產品。

圖1為現(xiàn)有用于PoP的半導體封裝件1的剖面示意圖。如圖1所示，該半導體封裝件1包括一具有至少一線路層101的封裝基板10、以及經由覆晶方式結合于該線路層101上的一半導體元件11。

具體地，該半導體元件11具有相對的作用面11a與非作用面11b，該作用面11a具有多個電極墊110，以經由多個如焊錫凸塊12電性連接該電極墊110與該線路層101，并形成底膠13于該半導體元件11與該線路層101之間，以包覆所述焊錫凸塊12。

此外，該封裝基板10上形成有一封裝膠體15，以包覆該底膠13及該半導體元件11，且于該封裝膠體15中形成多個導電通孔14，且令該導電通孔14的端面外露于該封裝膠體15，從而供后續(xù)經由焊球(圖略)結合一如半導體芯片、硅中介板或封裝結構等的電子裝置(圖略)。

然而，現(xiàn)有半導體封裝件1中，若需要更多功能時，于該封裝基板10上需設置更多種類的半導體元件11，此時將增加該封裝基板10的設置面積或增加整體封裝高度(如該封裝膠體15的高度)，因而導致該半導體封裝件1的尺寸增大。

因此，如何克服現(xiàn)有技術的種種缺點，實為目前各界亟欲解決的技術問題。

發(fā)明內容

鑒于上述現(xiàn)有技術的缺陷，本發(fā)明提供一種電子封裝件及其制法，能避免各該導電元件之間發(fā)生橋接。

本發(fā)明的電子封裝件，包括：第一線路結構，其具有相對的第一側與第二側，且該第一側上形成有至少一電性連接該第一線路結構的導電柱；第一電子元件，其結合并電性連接至該第一線路結構的第一側上，其中，該第一電子元件形成有容置空間；第二電子元件，其設于該第一電子元件的容置空間中且未電性連接該第一電子元件；以及包覆層，其形成于該第一線路結構的第一側上，以包覆該第一電子元件與該導電柱，且令該導電柱的端面與該第二電子元件外露于該包覆層。

本發(fā)明還提供一種電子封裝件的制法，包括：提供一具有相對的第一側與第二側的第一線路結構，其中，該第一側上設有電性連接該第一線路結構的導電柱與第一電子元件；于該第一電子元件上形成容置空間；設置第二電子元件于該第一電子元件的容置空間中，且該第二電子元件未電性連接該第一電子元件；以及形成包覆層于該第一線路結構的第一側上，并令該包覆層包覆該第一電子元件與該導電柱，且使該導電柱的端面與該第二電子元件外露于該包覆層。

前述的電子封裝件及其制法中，該第一電子元件以覆晶方式設于該第一線路結構的第一側上。

前述的電子封裝件及其制法中，該容置空間為形成于該第一電子元件上的凹部。

前述的電子封裝件及其制法中，該容置空間中設有屏蔽層，以令該第二電子元件結合于該屏蔽層上。例如，該容置空間中設有隔離層，以令該屏蔽層結合于該隔離層上。

前述的電子封裝件及其制法中，還包括形成多個導電元件于該第一線路結構的第二側上。